改变及读取存储器单元内容的方法技术

一种改变及读取存储器单元内容的方法包括下列步骤：施加编程电压给第一控制栅极以及第二控制栅极，以使载流子被注入及陷获于第一电荷陷获区域内或第二电荷陷获区域内；施加擦除电压给第一控制栅极及第二控制栅极，使该被陷获的载流子从第一电荷陷获区域及／或第二电荷陷获区域移出；及施加一系列读取电压给第一控制栅极及第二控制栅极，以决定第一位的状态及第二位的状态。

【技术实现步骤摘要】

本专利技术涉及一种只读存储器。换句话说，本专利技术涉及一种半导体存储器及具有二个可独立控制栅极的氮化物只读存储器单元。
技术介绍
公知的氮化物只读存储器单元包括P型衬底，在P型衬底上形成氧/氮/氧化物(ONO)堆叠层结构，其中氮化硅层作为电子陷获层。半导体多晶硅层的控制栅极结构形成于硅/硅/氧化硅层之上。N+源极区域及N+漏极区域位于衬底内栅极结构的两侧。公知的氮化物只读存储器单元可以储存二位的数据，当负电荷存在或不存在于源极区域侧边的陷获层时，一位的数据被陷获，而当漏极区域侧边的陷获层负电荷存在或不存在时，另一位的数据被陷获。通过检测当施加适当电压给栅极、源极及漏极时，流动于源极及漏极间的电流存在与否的方式，以分别读取源极及漏极的位数据。然而，读取公知氮化物只读存储器单元里二位的数据中的其中一位，传递于源极与漏极间的电流大小可能受到数据另一位存在与否的影响。此称为第二位效应。第二位效应的存在会使单元内容的读取更不可靠。除了第二位效应以外，当氮化物只读存储器单元排列成阵列时，从非选取单元流出的电流可能影响选取单元内容读取，此影响一般称为阵列效应。因此，需要一种能够储存二位数据的氮化物只读存储器单元，且数据中的一位存在与否，并不会影响数据另一位的读取，阵列中非选取单元产生可能影响读取被选取单元内容可靠性的漏电流也不会产生。
技术实现思路
简言之，本专利技术揭露一种改变及读取存储器单元内容的方法。该存储器单元包括位于衬底内的漏极、源极及在两者之间的沟道，覆盖沟道的第一及第二电荷陷获区域，及分别靠近第一及第二电荷陷获区域的第一及第二控制栅极，该单元各自储存第一位与第二位，第一位由陷获于第一电荷陷获区域内的电荷存在与否表示，第二位由被陷获于第二电荷陷获区域内的电荷存在与否表示。本专利技术的方法包括下列步骤施加编程电压给第一控制栅极与第二控制栅极，以使载流子被注入及陷获于第一电荷陷获区域内或第二电荷陷获区域内，其中被陷获的载流子分别表示第一位或第二位各自的编程状态；施加擦除电压给第一控制栅极及给第二控制栅极，使被陷获的载流子从第一电荷陷获区域及/或第二电荷陷获区域移出，在第一电荷陷获区域及/或第二电荷陷获区域没有被陷获载流子表示第一位或第二位的擦除状态；以及施加连续读取电压给第一控制栅极及给第二控制栅极，以决定第一位状态及第二位状态。附图说明图1示出根据本专利技术的优选具体实施例的一种存储器单元的剖面图；图2示出一种含有图1所示的存储器单元的存储器元件的剖面图；图3示出一种具多个图2所示的存储器元件的阵列的电路图；图4A及图4B示出一种编程存储器单元的方法的流程图；图5为编程、擦除及读取存储器单元内容的电压表；及图6为读取存储器单元内容的方法的流程图。主要元件符号说明10 非易失性存储器单元12 衬底14 漏极区域16 源极区域18a第一部分 18b 第二部分20a 第一栅极(G1)20b 第二栅极(G2)22 空间23 沟道24a，24b第一氧化硅介质层部分26 氮化层26a，26b氮化硅介质层部分28a，28b第二氧化硅介质层部分30a，30b多晶硅部分32a，32b金属硅化物部分(Vt1) 第一电压(Vt2) 第二电压70 存储器元件80 阵列36a及36b栅极控制线SG1、SG234 字线34a，34b字线76a，76b漏极位线BD176b 漏极线BD278 源极位线(BS)具体实施方式请参考附图，其中所有附图里相同的元件编号表示相同的元件。本说明书里不定冠词″一″表示一个或一个以上的数量，叙述词″或″表示布尔代数逻辑的独有OR操作。图1为根据本专利技术优选的具体实施例的一种氮化物只读非易失性存储器单元10(以下称为单元10)的剖面图。单元10包括衬底12，该衬底12具有漏极区域14(以下称为漏极14)及源极区域16(以下称为源极)。应了解的是，漏极14及源极16仅是为了单元10内命名方便所取，且视施加给单元10的实际电压而定，漏极14可以假设为具有电子的源极的功能，源极16可以假设具有电子的漏极的功能。在单元10的优选具体实施例里，长度约为0.12μm的沟道23位于衬底12内漏极14与源极16之间。优选地，衬底12为一种P型材料，而漏极14与源极16每个为N+区域。然而，衬底可以是N型材料，漏极14与源极16可以为P+区域，并且仍包括在本专利技术的精神范畴内。在单元10的优选具体实施例里，包括靠近漏极14的第一部分18a及靠近源极16的第二部分18b的氧/氮/氧化物(ONO)电荷陷获区域覆盖漏极14与源极16之间的沟道23。电荷陷获区域的第一及第二部分18a及18b彼此间隔以填充介质材料的空间22。优选地，空间22的长度约30nm。电荷陷获区域18a及18b的每个部分包括第一氧化硅介质层部分24a，24b，氮化硅介质层部分26a，26b及第二氧化硅介质层部分28a，28b。单元10也包括靠近漏极14的第一栅极20a(G1)及靠近源极16的第二栅极20b(G2)。优选地，第一栅极20a与第二栅极20b每个覆盖电荷陷获层18a，18b的对应部分。优选地，第一及第二栅极20a，20b包括(i)多晶硅部分30a，30b及(ii)金属硅化物部分32a，32b。单元10用以储存数据的第一位(位1)及数据的第二位(位2)，其中第一位的状态由被陷获于第一电荷陷获层18a的氮化硅层24a内的电荷存在与否表示，而第二位由被陷获于第二电荷陷获层18b的氮化硅层24b内的电荷存在与否表示。每个位可以分别假设成是被编程状态，即″0″状态，或被擦除状态，即″1″状态。在被擦除状态里，分别在源极16或漏极14附近的氮化层26实质上缺乏电荷。在被擦除状态里，需要足以诱发在沟道23内产生电流的第一门限电压(Vt1)。在被编程状态里，大量的负电荷被陷获于靠近漏极14或源极16的氮化硅层26a，26b内，因此需要超过实质大于第一门限电压的第二电压(Vt2)以诱发在沟道23内电流产生。结果，适当地施加给第一栅极20a、第二栅极20b及漏极14与源极16的电压供编程及擦除单元10的第一位与第二位以及供读取单元10内容之用，以决定单元10内的第一及第二位为被编程状态或被擦除状态。请参考图2，其示出一种包括相邻并列存储器单元10的存储器元件70的剖面图。图3示出至少一列及至少一行存储器元件70的阵列80的电路图，其中每列的单元10的源极连接源极16，漏极连接漏极14。每行的每个第一栅极20a连接至多条栅极控制线中的一条，例如SG136a及SG236b所示，每列的每个第二栅极连接至字线34，例如WL134a及WL234b所示。请参考图3，漏极位线BD176a及漏极线BD276b连接每行中每个单元10的漏极14，源极位线(BS)78连接每行中每个单元10的源极16。如本领域的技术人员所熟知，阵列80不限于如图3所示仅包含四个存储器元件70，而是可以在列向及行向里利用公知的方法，通过重复存储器元件70形成大小因实际应用而定的存储器阵列80。请参考图4，其示出一种编程存储器单元10的方法，其中施加编程电压给第一控制栅极20a及第二控制栅极20b，以使载流子注入第一电荷陷获区域18a或第二电荷陷获区域18b，其中陷获电荷存在于电荷陷获区域18a，本文档来自技高网...

【技术保护点】
一种改变及读取存储器单元内容的方法，该存储器单元包括位于衬底内的漏极、源极及在两者之间的沟道，覆盖该沟道的第一电荷陷获区域及第二电荷陷获区域，及分别靠近该第一电荷陷获区域及该第二电荷陷获区域的第一控制栅极及第二控制栅极，该单元分布储存第一位与第二位，该第一位由陷获于该第一电荷陷获区域内的电荷存在与否表示，该第二位由被陷获于该第二电荷陷获区域内的电荷存在与否表示，该方法包括：施加编程电压给该第一控制栅极与该第二控制栅极，以使载流子被注入及陷获于该第一电荷陷获区域内或该第 二电荷陷获区域内，其中被陷获的该载流子表示该第一位或该第二位各自的编程状态；施加擦除电压给该第一控制栅极及给该第二控制栅极，使被陷获的该载流子从该第一电荷陷获区域及／或该第二电荷陷获区域移出，在该第一电荷陷获区域及／或第二电荷陷获区 域没有被陷获载流子表示该第一位或该第二位各自的擦除状态；以及施加一系列的读取电压给该第一控制栅极及该第二控制栅极，以决定该第一位的状态及该第二位的状态。

【技术特征摘要】
US 2005-9-26 11/234,9831.一种改变及读取存储器单元内容的方法，该存储器单元包括位于衬底内的漏极、源极及在两者之间的沟道，覆盖该沟道的第一电荷陷获区域及第二电荷陷获区域，及分别靠近该第一电荷陷获区域及该第二电荷陷获区域的第一控制栅极及第二控制栅极，该单元分布储存第一位与第二位，该第一位由陷获于该第一电荷陷获区域内的电荷存在与否表示，该第二位由被陷获于该第二电荷陷获区域内的电荷存在与否表示，该方法包括施加编程电压给该第一控制栅极与该第二控制栅极，以使载流子被注入及陷获于该第一电荷陷获区域内或该第二电荷陷获区域内，其中被陷获的该载流子表示该第一位或该第二位各自的编程状态；施加擦除电压给该第一控制栅极及给该第二控制栅极，使被陷获的该载流子从该第一电荷陷获区域及/或该第二电荷陷获区域移出，在该第一电荷陷获区域及/或第二电荷陷获区域没有被陷获载流子表示该第一位或该第二位各自的擦除状态；以及施加一系列的读取电压给该第一控制栅极及该第二控制栅极，以决定该第一位的状态及该第二位的状态。2.如权利要求1所述的方法，其中如果该第一位欲被编程，则该施加编程电压的步骤包括决定该第一位的状态；如果该第一位是擦除状态，则决定该第二位的状态；以及施加编程电压给该第一栅极及该第二栅极。3.如权利要求1所述的方法，其中如果该第一位及该第二位欲同时被编程，则该施加编程电压的步骤包括施加擦除电压给该第一栅极及该第二栅极；及施加编程电压给该第一栅极及该第二栅极。4.如权利要求1所述的方法，其中该单元的特征在于第一门限电压对应于该第一位及/或该第二位的该擦除状态，且第二门限电压对应于该第一位及/或该第二位的被编程状态，且其中如果该第一位欲被编程，则该施加编程电压给该第一栅极及该第二栅极的步骤包括施加大于该第一门限电压的该编程电压给该第一栅极；及若该第二位为被擦除状态，则施加大于该第一门限电压的该编程电压给该第二栅极，若该第二位为被编程状态，则施加大于该第二门限电压的该编程电压给该第二栅极。5.如权利要求4所述的方法，还包括施加电压给该漏极，其中该漏极的电压值相对于施加给该源极的电压为正，而相对于施加给该第一栅极的电压为负。6.如权利要求1所述的方法，其中若该第一位及该第二位同时欲被擦除时，该施加擦除电压的步骤包括同时施加电压给该第一栅极及该第二栅极，其中该电压值相对于施加给该源极及该漏极的电压足够为负，以造成FN隧穿效应。7.如权利要求1所述的方法，其中若仅该第一位欲被擦除时，该施加擦除电压的步骤包括施加电压给该第二栅极，其中该电压值相对于施加给该第一栅极的电压为正，相对于施加给该漏极的电压为负。8.如权利要求1所述的方法，其中该第一栅极及该第二栅极均有特征在于该第一门限电压对应于该擦除状态，该第二门限电压对应于该编程状态，且其中该施加一系列读取电压的步骤包括(i)施加大于该第一临界电压值但小于该第二临界电压值的第一电压给该第一栅极及该第二栅极；(ii)如果该源极及该漏极之间的电流没有在该步骤(i)被检测到，则施加该第一电压给该第一栅极，施加大于该第二临界电压值的第二电压给该第二栅极；及(iii)如果该源极及该漏极之间的电流没有在步骤(ii)被检测到，则施加该第一电压给该第二栅极，及施加该第二电压给该第一栅极。9.如权利要求8所述的方法，还包括如果步骤(i)或步骤(iii)里检测到大于预定值的电流，则决定该第一位将为擦除状态。10.如权利要求8所述的方法，还包括如果步骤(i)或步骤(ii)里检测到大于预定值的电流，则决定该第二位将为擦除状态。11.一种改变及读取存储器内容的方法，该存储器包括多行、列的存储器单元，每个存储器单元包括位于衬底内的漏极，源极以及在两者之间的沟道，覆盖该沟道的第一...

【专利技术属性】
技术研发人员：何家骅，吕函庭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]