快闪存储芯片与快闪阵列存储系统技术方案

一种快闪存储芯片，包括单一电路板、微控制器、闪存以及高速周边元件互连连接接口。微控制器、闪存以及高速周边元件互连连接接口是一起封装在单一电路板上，且微控制器具有闪存接口与高速周边元件互连接口。当系统主机欲写入数据至快闪存储芯片时，微控制器会通过高速周边元件互连接口接收数据并通过闪存接口写入此数据至闪存。当系统主机欲读取存储在快闪存储芯片的数据时，微控制器会通过闪存接口读取数据，并且通过高速周边元件互连接口经由高速周边元件互连连接接口传送至系统主机。

【技术实现步骤摘要】

本专利技术涉及一种存储装置，且特别是涉及一种快闪存储芯片与快闪阵列 存储系统。
技术介绍
随着电子工业在半导体技术上的不断地演进，电子产品已朝向提升处理 速度以及多功能化等方向迈进。在计算机系统中，逻辑处理元件(例如中央 处理器)以及内存的处理速度亦在此一趋势之下不断地提升。然而，在计算才几系统中除了逻辑处理元件以及内存的处理速度影响着计 算机系统的运作效率外，存取装置(例如硬盘)的存取速度亦是影响计算机 系统的运作效率的重要因素之一 。由于存取装置无法突破自身的技术障碍来 提升其存取速度，使得其存取速度仍无法与中央处理器以及内存的处理速度 配合，因而造成计算机系统的整体效能无法有效地提升。传输数据的速度取决于总线的传输速度，为了能使计算机的效能提升，相关业者不断研发提生效能的接口，例如整合式驱动电子(IDE)接口、周边 元件互连(PCI)界面、高速周边元件互连(PCI Express)连接接口等。此外，为了提升计算机系统中存取装置的存取速度，现有技术提出一种 石兹盘阵歹'J (Redundant Array of Independent Disks, RAID)的方法。石兹盘 阵列是将多个次存取装置组合为一个存取装置。当存取装置进行数据的存取 时，数据会被分割成多个部分，之后同时且平行地存取于多个次存取装置内。 因此磁盘阵列能提供较快速的存取速度。此外，为了避免因为某一实体磁盘 驱动器毁损所造成的数据遗失，RAID技术更利用同位检查的观念，协助必要 时的数据重构工作。然而，由于此种磁盘阵列的技术必须使用多个硬盘机，因此体积庞大， 所以无法应用于一般小型携带式计算机系统。因此，有其需要发展能够应用 于小型计算机装置中使用的磁盘阵列系统。
技术实现思路
本专利技术提供一种快闪阵列存储系统，其体积小可适用于小型计算机系统。本专利技术提供一种快闪阵列存储系统，其体积小可适用于小型计算机系统， 可兼容于主机系统的整合式驱动电子接口 。本专利技术提供一种快闪存储芯片，其是封装为单一芯片，因此可使整体快 闪阵列存储系统的体积缩小，以适用于小型计算机系统。本专利技术提供一种快闪存储芯片，其是封装为单一芯片，因此可使整体快 闪阵列存储系统的体积缩小，以适用于小型计算机系统，并且可兼容于主机 系统的整合式驱动电子接口 。本专利技术提出一种快闪阵列存储系统，其包括多个快闪存储芯片、 一快闪 阵列控制器与一数据传输接口。快闪存储芯片是以阵列型式排列，其中，每 一快闪存储芯片包括一单一电路板、 一微控制器、至少一个闪存以及一高速周边元件互连(Peripheral Component Interconnect Express, PCI Express ) 连接接口 。微控制器封装在单一电路板上且具有一闪存接口与一 PCI Express 接口。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCI Express连接接口封装在单一电路板上且耦接至微控制器。快闪阵列控制器 是耦接至快闪存储芯片用以控制在快闪存储芯片中读取与存储数据。数据传 输接口是耦接至快闪阵列控制器，用以连接至系统主机并且在系统主机与快 闪阵列存储系统之间传输指令与数据。其中，当系统主机欲写入数据至快闪 阵列存储系统时，则快闪阵列控制器会指派快闪存储芯片的至少其中之一来 写入数据，并且所指派的快闪存储芯片的微控制器会通过PCI Express连接 接口与PCI Express接口接收数据并且通过闪存接口写入数据至闪存。其中 当系统主机欲读取存储在快闪阵列存储系统的数据时，则快闪阵列控制器会 搜寻存储此数据的快闪存储芯片，并且存储此数据的快闪存储芯片的微控制 器会通过闪存接口读取存储在闪存中的数据，并且通过PCI Express接口与 PCI Express连接接口传送数据。在本专利技术的一实施例中，上述的每一快闪存储芯片中至少一个闪存为一 SIX (Single Level Cel 1-单级存〗诸单元)闪存或一MLC (Multi Level Cell-多级存储单元)与非(NAND)闪存。在本专利技术的一实施例中，上述的每一快闪存储芯片中将微控制器及闪存 封装于单一电路板上的方法包括四边扁平无接脚式(QFN )、平面阵列式(LGA )、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形扁平封装式 (QFP)、晶粒式(DIE)、芯片直接封装式(C0B)或单排脚封装式(SIP) 封装法。在本专利技术的一 实施例中，上述的快闪存储芯片与快闪阵列存储系统在传 输数据的实体层可由至少一组单工通道组成发送端(Tx)与接收端(Rx)。本专利技术提出 一种快闪阵列存储系统，其包括多个快闪存储芯片与 一快闪 阵列驱动程序。快闪存储芯片是以阵列型式排列，其中每一快闪存储芯片包括一单一电路板、 一微控制器、至少一个闪存以及一PCI Express连接接口。 微控制器封封装在单一电路板上且具有一闪存接口、 一PCI Express接口与 一虚拟整合式驱动电子接口 ( Integrated Device Electronics, IDE)模块， 虚拟IDE模块具有用以接收IDE指令的整合式驱动电子接口主控端与用以执 行IDE指令的IDE装置端，虚拟IDE模块可由微控制器执行的固件程序来实 作。闪存封装在单一电路板上且耦接至微控制器，用以存储数据。PCI Express 连接接口封装在单一电路板上且耦接至微控制器，用以连接至系统主机。快 闪阵列驱动程序安装在系统主机中并且由系统主机来执行以控制在快闪存储 芯片中读取与存储数据。其中当系统主机欲读取存储在快闪阵列存储系统中 的数据时，则快闪阵列驱动程序会搜寻存储此数据的快闪存储芯片，并且存 储此数据的快闪存储芯片的虚拟IDE模块会接收与执行系统主机所下达的 IDE指令，并且此数据会由闪存接口来读取以及由PCI Express接口转换为 PCI Express连接接口所能接收的格式来传送，其中当系统主机^i写入数据 至快闪阵列存储系统时，则快闪阵列驱动程序会指派快闪存储芯片的至少其 中之一来写入此数据，并且所指派的快闪存储芯片的虚拟IDE模块会接收与 执行系统主机所下达的IDE指令，并且欲写入的数据会由PCI Express连接 接口与PCI Express接口来接收且由闪存接口转换为闪存所能接收的格式来 写入至闪存。在本专利技术的一实施例中，上述的每一快闪存储芯片中至少一个闪存为一 SIX (Single Level Cell)或MLC (Multi Level Cel 1)反及(NAND)闪存。在本专利技术的一实施例中，上述的在每一快闪存储芯片中将微控制器及闪 存封装于单一电路板上的方法包括四边扁平无接脚式(QFN)、平面阵列式 (LGA)、锡球阵列式(BGA)、超薄平面型塑料粒承载式(LQFP)、方块形 扁平封装式(QFP)、晶粒式(DIE)、芯片直接封装式(COB)或单排脚封装式(SIP)封装法。在本专利技术的一实施例中，上述的整合式驱动电子接口指令兼容于ATA规 格或序列ATA规格。本专利技术提出一种快闪存储芯片，其包括一单一电路板、 一微控制器、至 少一个闪存以及一PCI Express连接接口。微控制器封装在单一电路板上且 具有一闪存接口与一PCI本文档来自技高网...

【技术保护点】
一种快闪阵列存储系统，包括：　多个快闪存储芯片，以阵列型式排列，每一快闪存储芯片包括：　单一电路板；　微控制器，封装在该单一电路板上且具有一闪存界面与一高速周边元件互连界面；　至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及　ＰＣＩ　Ｅｘｐｒｅｓｓ连接接口，封装在该单一电路板上且耦接至该微控制器；　快闪阵列控制器，耦接至该些快闪存储芯片用以控制在该些快闪存储芯片中读取与存储数据；以及　数据传输接口，耦接至该快闪阵列控制器，用以连接至一系统主机并且在该系统主机与该快闪阵列存储系统之间传输指令与数据；　其中，当该系统主机欲写入数据至该快闪阵列存储系统时，则该快闪阵列控制器会指派该些快闪存储芯片的至少其中之一来写入该数据，并且所指派的快闪存储芯片的微控制器会通过该ＰＣＩ　Ｅｘｐｒｅｓｓ连接接口与该ＰＣＩ　Ｅｘｐｒｅｓｓ接口接收该数据并且通过该闪存接口写入该数据至该闪存，　其中，当该系统主机欲读取存储在该快闪阵列存储系统的数据时，则该快闪阵列控制器会搜寻存储该数据的快闪存储芯片，并且存储该数据的快闪存储芯片的微控制器会通过该闪存接口读取存储在该闪存中的数据，并且通过该ＰＣＩ　Ｅｘｐｒｅｓｓ接口与该ＰＣＩ　Ｅｘｐｒｅｓｓ连接接口传送该数据。...

【技术特征摘要】
1. 一种快闪阵列存储系统，包括多个快闪存储芯片，以阵列型式排列，每一快闪存储芯片包括单一电路板；微控制器，封装在该单一电路板上且具有一闪存界面与一高速周边元件互连界面；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储数据；以及PCI Express连接接口，封装在该单一电路板上且耦接至该微控制器；快闪阵列控制器，耦接至该些快闪存储芯片用以控制在该些快闪存储芯片中读取与存储数据；以及数据传输接口，耦接至该快闪阵列控制器，用以连接至一系统主机并且在该系统主机与该快闪阵列存储系统之间传输指令与数据；其中，当该系统主机欲写入数据至该快闪阵列存储系统时，则该快闪阵列控制器会指派该些快闪存储芯片的至少其中之一来写入该数据，并且所指派的快闪存储芯片的微控制器会通过该PCI Express连接接口与该PCIExpress接口接收该数据并且通过该闪存接口写入该数据至该闪存，其中，当该系统主机欲读取存储在该快闪阵列存储系统的数据时，则该快闪阵列控制器会搜寻存储该数据的快闪存储芯片，并且存储该数据的快闪存储芯片的微控制器会通过该闪存接口读取存储在该闪存中的数据，并且通过该PCI Express接口与该PCI Express连接接口传送该数据。2. 如权利要求1所述的快闪阵列存储系统，其中，在每一快闪存储芯片 中该至少 一个闪存是单级存储单元或多级存储单元与非闪存。3. 如权利要求1所述的快闪阵列存储系统，其中在每一快闪存储芯片中 将该微控制器及该至少一个闪存封装于该单一电路板上的方法包括四边扁平 无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁 平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。4. 如权利要求1所述的快闪阵列存储系统，其中该快闪阵列控制器与该 些快闪存储芯片在传输数据的实体层可由至少一组单工通道组成发送端(Tx )与接收端(Rx)。5. —种快闪阵列存储系统，包括多个快闪存储芯片，以阵列型式排列，每一快闪存储芯片包括 单一电路板；微控制器，封装在该单一电路板上且具有闪存接口 、 PCI Express 接口与虚拟整合式驱动电子模块，该虚拟整合式驱动电子模块具有用以接收 整合式驱动电子指令的整合式驱动电子主控端与用以执行该整合式驱动电子 指令的一整合式驱动电子接口装置端，该虚拟整合式驱动电子模块是以可由 该微控制器执行的固件程序来实作；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以 存储数据；以及PCI Express连接接口，封装在该单一电路板上且耦接至该孩i控制 器，用以连接至一系统主机；以及快闪阵列驱动程序，安装在该系统主机中并且由该系统主机来执行以控 制在该些快闪存储芯片中读取与存储数据；其中，当该系统主机欲读取存储在该快闪阵列存储系统中的数据时，则 该快闪阵列驱动程序会搜寻存储该数据的快闪存储芯片，并且，存储该数据 的快闪存储芯片的虚拟整合式驱动电子模块会接收与执行该系统主机所下达 的该整合式驱动电子指令，并且该数据会由该些闪存来读取以及由该些PCI Express接口转换为该些PCI Express连接接口所能接收的格式来传送，其中，当该系统主机欲写入数据至该快闪阵列存储系统时，则该快闪阵 列驱动程序会指派该些快闪存储芯片的至少其中之一来写入该数据，并且所 指派的快闪存储芯片的虚拟整合式驱动电子模块会接收与执行该系统主机所 下达的该整合式驱动电子指令，并且^l写入的该数据会由该PCI Express连 接接口与该PCI Express接口来接收且由该些闪存接口转换为该些闪存所能 接收的格式来写入至该些闪存。6. 如权利要求5所述的快闪阵列存储系统，其中，在每一快闪存储芯片 中该至少一个闪存是单级存储单元或多级存储单元与非闪存。7. 如权利要求5所述的快闪阵列存储系统，其中，在每一快闪存储芯片 中将该微控制器及该至少一个闪存封装在该单一电路板上的方法包括四边扁 平无接脚式、平面阵列式、锡球阵列式、超薄平面型塑料粒承载式、方块形扁平封装式、晶粒式、芯片直接封装式或单排脚封装式封装法。8. 如权利要求5所述的快闪阵列存储系统，其中，该整合式驱动电子指令兼容于ATA规格或序列ATA规格。9. 一种快闪存储芯片，包括 单一电路板；微控制器，封装在该单一电路板上且具有一闪存接口与一 PCI Express 接口；至少一个闪存，封装在该单一电路板上且耦接至该微控制器，用以存储 数据；以及PCI Express连接接口，封装在该单一电路板上且耦接至该微控制器， 用以将该快闪存储芯片耦接至一系统主机，其中，当该系统主机欲写入数据至该快闪存储芯片时，则该微控制器会 通过该PCI Express接口接收该数据并且通过该闪存接口写入该数据至该闪 存，其中，当该系统主机欲读取存储...

【专利技术属性】
技术研发人员：潘健成，王智麟，颜暐駩，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71[]