半导体存储设备制造技术

本发明专利技术公开了一种半导体存储设备。预充电电路将连接到存储单元的位线电压升至电源电压。在数据从存储单元被读取前，多个降压电路将位线电压降至低于电源电压的电平。所述多个降压电路连接到位线，并且所述多个降压电路由彼此不同的降压控制信号控制。

【技术实现步骤摘要】
半导体存储设备^支术领域本专利技术涉及半导体存储设备，该设备包括存储单元、连接到存储单元的 位线、将位线电压升至电源电压的预充电电路和在数据从存储单元被读取前 将位线电压降至低于电源电压的电平的降压电路。
技术介绍
在半导体存储设备领域，传统可用的提高数据读取速度的技术通过在读 取数据之前，将用电源电压预充电的位线降至低于电源电压的电平，从而缩 短位线电压从电源电平变至地电平所需的时间。位线电压从电源电平到地电平的改变通过随后的门处的PMOS晶体管进行检测。但是，当位线中的降压 电平低于检测晶体管的工作区时，会导致直通电流和数据读取错误。在检测 放大器或PMOS交叉驱动器(cross driver)连接到位线的情况下，也会发生 数据读取错误。因此，必须把位线的降压电平设置在PMOS晶体管的阔值电 压周围。在SRAM电路中，位线利用电源电压被预充电，位线上电源电平的电 荷流入到在启用(activate )未被选择用于数据读取或写入操作的列中的字线 时SRAM的 L数据被保持处的节点。过多电荷的流入导致数据写入错 误的产生。称作静态噪声容限的指示符用来显示耐数据写入错误的等级。近 年来，随着半导体日益小型化，静态噪声容限已经被降低，并且因此数据写 入错误也更有可能发生。为了应对最近的趋势，存在一种传统的技术，即将 位线的电源电平的电势降低，以便减少流入存储单元的L数据被存储处 的节点的电流。这样的流动发生在字线已启用时。当位线中的电压降低水平 不够时，会由于上述原因而发生数据写入错误。当位线中的电压降低水平太高时，数据写入错误由位线的L电平的电荷导致，所述电荷流入SRAM 中SRAM的H数据被保持处的节点。因此，必须将位线的电压降低至可 以确保静态噪声容限的电平。下面参见图15A和15B，描述传统半导体存储设备中降低位线电压的技 术。图15A为示出传统半导体存储设备的构造的电路图。图15B为示出该 半导体存储设备的操作的时序图。在图15A中，11表示SRAM存储单元， 12表示预充电电路，13表示读取电路，14表示降压电路，BL和iI为互补 的位线，WL表示字线，PC表示预充电控制信号，DC表示降压控制信号， QP51、 QP52和QP53表示构成预充电电路12的PMOS晶体管。QN51和 QN52表示构成降压电路14的NMOS晶体管，QP54表示PMOS晶体管，Inv 表示反相器。为了在启用字线WL之前降低位线BL和玩的电压，还额外提供了降 压电路14。降压晶体管QN51和QN52的源极都接地，其漏极直接连接到位 线BL和il ，并且其栅极通过反相器Inv连接到补偿晶体管QP54的栅极。 降压晶体管QN51和QN52的栅极由降压控制信号DC驱动。如图15B所示，在启用字线WL之前，预充电控制信号PC失效 (negated),并且由此在t51时刻变为H电平，降压晶体管QP51、 QP52 以及补偿晶体管QP53被截止，这使得位线BL和玩处于悬空(floating)状 态。在t52时刻，降压控制信号DC生效(asserted)，并且由此变为H 电平，降压电路14中的降压晶体管QN51和QN52被导通。而且，补偿晶 体管QP54被导通，接着，位线BL和^I上的电荷被释放，并且位线BL和 玩的电势被降至预定的电平。预定电平的可能示例为VDD-Vth。 VDD是用 于预充电的电源电压，Vth是MOS晶体管的阈值电压。当在t53时刻降压控制信号DC失效并由此变为L电平时，降压晶 体管QN51和QN52被截止，并且补偿晶体管QP54被截止。结果，位线BL 和玩的降压和补偿操作被暂停。在t54时刻，字线WL生效，而且数据从存储单元11读出。在0被 存储在存储单元11中的情况下，电流从位线BL流入存储单元11,并且位 线的电势被降低；但是，互补位线^I的电势并没有降低。位线BL- L电 平且互补位线§1= H电平被读取电路14判决为数据0;在1被 存储在存储单元11中的情况下，电流从互补位线^I流入存储单元11，并 且互补位线^I的电势被降低；但是，位线BL的电势并没有降低。位线BI^ H电平和互补位线玩=L电平被读取电路14判决为数据1。图 15B所示的表示位线BL和冗电势的虚线示出电势的降低，不论电势的降低 发生在位线BL还是互补位线^1。在t55时刻，字线WL位于L电平，而且，数据读取操作被终止。 在t56时刻，预充电控制信号PC生效并由此变为L电平，并且预充电晶 体管QP51、 QP52及补偿晶体管QP53被导通。然后，位线BL和iI利用电 源电压纟皮预充电。在以上描述中，根据降压控制信号DC的脉冲宽度来调整位线BL和§1 的降压电平。假如降压电平是AV,且降压控制信号DC的脉冲宽度为Tw, 则AVaTw,这意味着降压电平AV基本同降压控制信号DC的脉冲宽度 Tw成正比。通常，在操作周期的初始阶段，在启用字线WL之前，位线BL和玩的 电压被降低。在操作周期启动之后，字线WL被立刻启用。因此，降压晶体 管QN51和QN52由具有精确脉冲宽度的降压控制信号DC控制。在上述传 统技术中，位线BL和玩中的降压电平AV通过输入至降压晶体管QN51 和QN52的降压控制信号DC的脉冲宽度Tw以灵敏的方式确定。因此，当 降压控制信号DC的脉冲宽度Tw随操作条件和设备偏差而改变时，降压电 平AV将发生明显变化，导致故障。
技术实现思路
因此，本专利技术的主要目的是提供一种半导体存储设备，该半导体存储设 备能够不论操作条件和设备偏差而控制位线降压电平的偏差，并防止数据读 取和写入操作中的故障。为实现上述目的，根据本专利技术的半导体存储设备包括 存储单元；被连接到所述存储单元的位线；预充电电路，用于将所述位线的电压升至电源电压；以及多个降压电路，用于在数据从所述存储单元被读取前，将所述位线的电压 降至低于所述电源电压的电平，其中所述多个降压电路连接到所述位线，并且所述多个降压电路由彼此不同的 降压控制信号控制。这种构造的本专利技术以如下的方式工作在提供单个降压电路的情况下，只有 一 个降压控制信号与其对应。然后，当降压控制信号的脉沖宽度由于操作条件和设备偏差而改变时，位线的降压电平将直接受到该改变的影响。在本专利技术中，为了避免这种不便，提供了多个降压电路并将这些降压电路连接到位线。在提供多个降压电路的情况下，可以使用多个降压电路共用的单一公共降压控制信号，也可以将多个彼此不同的降压控制信号用于这多个降压电路。根据本专利技术的构造釆用后者。在使用可被多个降压电路共享的单一降压控制信号的情况下，当由于操 作条件和设备偏差而使得单一降压控制信号的脉冲宽度发生改变时，这种影响会直接作用到所有的降压电路上。当单一脉冲控制信号的脉冲宽度减小 时，所有这些降压电路中，降压操作消耗的时间量会成比例地减少。更具体 地，当脉冲宽度降低K。/。时，所有的降压电路中的降压电平都同等地降低 K%。当单一降压控制信号的脉冲宽度增加时，在所有降压电路中，降压操 作消耗的时间量成比例地增加。更具体地，当脉冲宽度增加K。/。时，所有的降压电路中的降压电平会成同等地增加K%。在只有一个单一降压控制信号 被多个降压电路共用的情况下，这种技术同提供单一 降压电路的传统技术相 比并没有本质的本文档来自技高网...

【技术保护点】
一种半导体存储设备，包括：　存储单元；　被连接到所述存储单元的位线；　预充电电路，用于将所述位线的电压升至电源电压；以及　多个降压电路，用于在数据从所述存储单元被读取前，将所述位线的电压降至低于所述电源电压的电平，其中　所述多个降压电路连接到所述位线，并且所述多个降压电路由彼此不同的降压控制信号控制。

【技术特征摘要】
JP 2007-9-10 2007-2341141、一种半导体存储设备，包括存储单元；被连接到所述存储单元的位线；预充电电路，用于将所述位线的电压升至电源电压；以及多个降压电路，用于在数据从所述存储单元被读取前，将所述位线的电压降至低于所述电源电压的电平，其中所述多个降压电路连接到所述位线，并且所述多个降压电路由彼此不同的降压控制信号控制。2、 根据权利要求1所述的半导体存储设备，其中第一 NMOS晶体管构成所述多个降压电路，并且降压控制信号被提供给所 述第一 NMOS晶体管的栅极，所述第一 NMOS晶体管的源极接地，并且所述 第一NMOS晶体管的漏极连接到所述位线。3、 根据权利要求1所述的半导体存储设备，其中所述多个降压控制信号中至少一部分降压控制信号的脉冲宽度彼此不同。4、 根据权利要求1所述的半导体存储设备，其中所述多个降压控制信号中至少 一部分降压控制信号能够固定在无效状态。5、 根据权利要求1所述的半导体存储设备，其中所述多个降压控制信号中至少一部分降压控制信号通过才莫式控制信号在有 效状态和无效状态间切换。6、 根据权利要求1所述的半导体存储设备，其中所述多个降压控制信号中，脉冲宽度彼此基本相等，而生效时刻和失效时 刻不同。7、 根据权利要求1所述的半导体存储设备，其中所述多个降压电路通过开关元件连接到所述位线，该开关元件的导通和断 开由降压启动控制信号控制。8、 根据权利要求7所述的半导体存储设备，其中第二NMOS晶体管构成所述多个降压电路，并且降压控制信号被提供给所 述第二NMOS晶体管的栅极，所述第二 NMOS晶体管的源极接地，并且所述 第二 NMOS晶体管的漏极...

【专利技术属性】
技术研发人员：小池刚，池田雄一郎，增尾昭，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]