【技术实现步骤摘要】
本专利技术涉及半导体集成电路装置，尤其是涉及包含具有用于数据改写的自动执行功能和在该自动执行中进行数据读出的同时执行功能的非易失性存储器部的。于是，为了弥补该弱点，将存储单元整体划分成多个存储体(bank)，即使某存储体处于自动执行中，对于其他存储体也可有通常的读出动作，具备这样的同时执行功能。在该同时执行功能中，如果输入的读出地址与自动执行中的存储体地址一致，那么，读出硬件顺序标志，如果不一致，则读出来自存储单元的单元数据。EEPROM自动动作结束，对于使用者以信号RDBYB从“0”变成“1”进行通知。当读出端的地址与自动执行中的存储体的地址一致的情况下，从硬件顺序标志向单元数据的切换在信号RDBYB从“0”变换成“1”之后进行。象这样，当读出端地址与自动执行中的存储体地址一致的情况下，从硬件顺序标志向单元数据的切换在信号RDBYB从“0”变换成“1”之后进行。
技术实现思路
根据本专利技术第一技术方案的半导体集成电路装置，包含具有用于数据改写的自动执行功能和在该自动执行中读出数据的同时执行功能的非易失性存储器部，其特征在于，包括配置非易失性存储器单元的与一...
【技术保护点】
一种半导体集成电路装置，包含具有用于数据改写的自动执行功能和在该自动执行中读出数据的同时执行功能的非易失性存储器部，其特征在于，包括：配置非易失性存储器单元的与一个存储体单元对应的第一存储器单元阵列；配置非易失性存储器单元的与和所述 一个存储体不同的其他存储体对应的第二存储器单元阵列；当输入阵列转变时，检测该输入地址转变，发生多个第一地址转变信号的多个第一地址转变信号发生电路；事前检测所述一个存储体的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路； 以及根据所述第一地址转变信号和所述第二地址转变信号，输出成为读出开始触发器的读出开始...
【技术特征摘要】
JP 2001-12-26 395476/20011.一种半导体集成电路装置，包含具有用于数据改写的自动执行功能和在该自动执行中读出数据的同时执行功能的非易失性存储器部，其特征在于，包括配置非易失性存储器单元的与一个存储体单元对应的第一存储器单元阵列；配置非易失性存储器单元的与和所述一个存储体不同的其他存储体对应的第二存储器单元阵列；当输入阵列转变时，检测该输入地址转变，发生多个第一地址转变信号的多个第一地址转变信号发生电路；事前检测所述一个存储体的自动执行结束，发生第二地址转变信号的第二地址转变信号发生电路；以及根据所述第一地址转变信号和所述第二地址转变信号，输出成为读出开始触发器的读出开始触发信号的读出开始触发器输出电路。2.根据权利要求1所述的装置，其特征在于，还包括在所述自动执行结束事前检测时，判断所述非易失性存储器部是否执行根据输入地址转变产生的读出动作的判断电路；该判断电路在不执行所述读出动作时，根据在事前预告所述一个存储体自动执行结束的预告信号，把成为所述第二地址转变信号的触发器的触发信号提供给所述第二地址转变信号发生电路；当执行所述读出动作时，等待该读出动作结束，当结束时将所述触发信号分配给所述第二地址转变信号发生电路。3.根据权利要求2所述的装置，其特征在于，所述判断电路包括触发电路，在所述自动执行结束事前检测时置位，在所述读出动作结束时复位。4.根据权利要求1所述的装置，其特征在于，还包括判断电路，在所述自动执行结束事前检测时，判断转变的输入地址与自动执行中的地址是否一致；该判断电路在所述转变的输入地址与自动执行中的地址一致时，根据在事前预告所述一个存储体自动执行结束的预告信号，将成为所述第二地址转变信号的触发器的触发信号分配给所述第二地址转变信号发生电路。5.根据权利要求4所述的装置，其特征在于，所述判断电路包括逻辑电路，根据所述预告信号和表示所述转变的输入地址与自动执行中的地址是否一致的转换过程信号，输出所述触发信号。6.根据权利要求5所述的装置，其特征在于，所述判断电路包括第一判断时间设定电路，设定第一判断时间，所述第一判断时间判断所述转变的输入地址与自动执行中的地址是否一致。7.根据权利要求6所述的装置，其特征在于，所述第一判断时间设定电路根据表示所述输入地址的转变的地址转变信号，设定所述第一判断时间。8.根据权利要求7所述的装置...
【专利技术属性】
技术研发人员：原德正，齐藤荣俊，志贺仁，本多泰彦，田浦忠行，加藤秀雄，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。