用于均衡多个存储器件上的读延迟和操作存储器件的方法技术

在高速存储子系统中，各存储器件的最小器件读延迟差以及各存储器件和存储控制器之间的信号传播时间差可能导致范围很宽的系统读延迟。本发明专利技术通过比较各器件的系统读延迟差，然后以使每个器件表现出相同系统读延迟的器件系统读延迟来操作各存储器件，从而使高速存储系统中每个存储器件的系统读延迟得到均衡。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术专利申请是申请日为2002年3月12日、申请号为 02809648.7、专利技术名称为用于读取数据的系统延迟均衡法的专利技术 专利申请的分案申请。 专利技术背景本专利技术一般地涉及高速同步存储系统，具体说，涉及设置存储 器件的读延迟以便从任何存储器件读取的数据同时到达存储控制 器。专利技术背景附图说明图1给出一个示范性计算机系统。该计算机系统包括处理器 500、存储子系统100以及扩展总线控制器510。存储子系统100和 扩展总线控制器510经由局部总线520连接到处理器500。扩展总线 控制器510还连接到至少一条扩展总线530,扩展总线530可以连接 各种外设540-542,例如大容量存储设备、键盘、鼠标、图形适配器 以及多媒体适配器。存储子系统100包括存储控制器400，它通过多条信号线401a-401d、 402、 403、 404、 405a-405d连接到多个存储模块301-302。多 条数据信号线401a-401d由存储控制器400和存储模块301_302用于 交换数据DATA。地址ADDR以信号形式通过多条地址信号线403 发送，而命令CMD以信号形式通过多条本文档来自技高网...

【技术保护点】
一种用于在存储器系统的存储控制器上均衡多个存储器件上的读延迟的方法，该方法包括：　　　　确定存储器系统读延迟为所述多个存储器件中的多个最小器件读延迟之中的最大值；和　　　　对于每个存储器件，通过增加等于所述存储器系统读延迟与所述存储器件的最小器件读延迟之差的延迟，将所述存储器件设置为操作在等于所述存储器系统读延迟的器件读延迟上。

【技术特征摘要】
US 2001-3-13 09/8042211.一种用于在存储器系统的存储控制器上均衡多个存储器件上的读延迟的方法，该方法包括确定存储器系统读延迟为所述多个存储器件中的多个最小器件读延迟之中的最大值；和对于每个存储器件，通过增加等于所述存储器系统读延迟与所述存储器件的最小器件读延迟之差的延迟，将所述存储器件设置为操作在等于所述存储器系统读延迟的器件读延迟上。2. 如权利要求l的方法，其中所述确定存储器系统读延迟的步骤 包括发送命令，以使每个存储器件输出校准图案；和 测量在所述发送...

【专利技术属性】
技术研发人员：JW杨岑，B基施，KJ赖安，TA曼宁，B约翰逊，
申请(专利权)人：微米技术有限公司，
类型：发明
国别省市：US[美国]