半导体装置的形成方法包括：形成第一多个鳍片在基板的第一区域中，第一凹部插入在介于基板的第一区域中的相邻鳍片之间，第一凹部具有第一深度及第一宽度。形成第二多个鳍片在基板的第二区域中，第二凹部插入在介于基板的第二区域中的相邻鳍片之间，第二凹部具有第二深度及第二宽度。第二凹部的第二宽度小于第一凹部的第一宽度，且第二凹部的第二深度小于第一凹部的第一深度。形成第一介电层于第一凹部及第二凹部中。转换在第一凹部及第二凹部中的第一介电层为经处理的介电层。一介电层为经处理的介电层。一介电层为经处理的介电层。
【技术实现步骤摘要】
半导体装置的形成方法
[0001]本专利技术实施例是关于半导体装置的形成方法，特别是关于能够提升性能的半导体装置的形成方法。
技术介绍
[0002]半导体装置用于各种电子应用，诸如：举例而言个人电脑、移动电话、数码相机及其他电子设备。通常通过在半导体基板上方按照顺序地沉积绝缘或介电层、导电层及半导体层的材料，并使用微影使各种材料层图案化，以形成电路组件及元件在半导体基板上，而制造出半导体装置。
[0003]半导体产业通过不断地缩减最小部件(feature)的尺寸，而持续改善各种电子组件(例如：晶体管、二极管、电阻器、电容器等)的集成密度，使得更多的组件可以被整合至指定的面积内。
技术实现思路
[0004]一实施例是关于一种半导体装置的形成方法。前述半导体装置的形成方法包括：形成第一多个鳍片(first plurality of fins)在基板的第一区域中，第一凹部插入在介于基板的第一区域中的相邻鳍片之间，第一凹部具有第一深度及第一宽度。形成第二多个鳍片(second plurality of fins)在基板的第二区域中，第二凹部插入在介于基板的第二区域中的相邻鳍片之间，第二凹部具有第二深度及第二宽度。第二凹部的第二宽度小于第一凹部的第一宽度，且第二凹部的第二深度小于第一凹部的第一深度。形成第一介电层在第一多个鳍片及第二多个鳍片上方，其中第一介电层填充第一凹部及第二凹部。转换(converting)在第一凹部中的第一介电层的整个厚度及在第二凹部中的第一介电层的整个厚度为经处理的(treated)介电层，其中在第一凹部中的第一介电层的第一转换速率(first rate of conversion)大于在第二凹部中的第一介电层的第二转换速率(second rate of conversion)。
[0005]另一实施例是关于一种半导体装置的形成方法。前述半导体装置的形成方法包括：蚀刻半导体基板，以形成在半导体基板的第一区域中的多个第一鳍片(a plurality of first fins)以及在半导体基板的第二区域中的多个第二鳍片(a plurality of second fins)。第一凹部插入在介于半导体基板的第一区域中的相邻第一鳍片之间，且第一凹部具有第一深度。其中，第二凹部插入在介于半导体基板的第二区域中的相邻第二鳍片之间，且第二凹部具有第二深度。其中，第一深度大于第二深度，且多个第一鳍片的最外面的(outermost)鳍片的侧壁及多个第二鳍片的最外面的鳍片的侧壁具有相同高度。形成第一介电层在第一多个鳍片及第二多个鳍片上方，其中第一介电层填充第一凹部及第二凹部，且第一介电层包括第一介电材料。转换第一介电材料为第二介电材料，以形成第二介电层。其中在转换第一介电材料为第二介电材料的期间中的第一时间点(first point of time)处，在半导体基板的第一区域中的第一介电材料的第一厚度转换为第二介电材料，在半导
体基板的第二区域中的第一介电材料的第二厚度转换为第二介电材料，且第一厚度大于第二厚度。其中，第一时间点早于第二时间点，且前述第二时间点是在半导体基板的第一区域及半导体基板的第二区域中的第一介电材料完全转换为第二介电材料处。
[0006]又另一实施例是关于一种半导体装置。前述半导体装置包括：第一多个鳍片；凸起基底部分(raised base portion)；第二多个鳍片及隔离层。第一多个鳍片从基板延伸。第一多个鳍片具有在100nm至180nm的范围内的第一鳍片高度。凸起基底部分从基板延伸。凸起基底部分具有在10nm至60nm的范围内的第一高度。第二多个鳍片在凸起基底部分上。第二多个鳍片具有第二鳍片高度，其中第二鳍片高度及第一高度的总和(sum)在100nm至180nm的范围内。介于第一多个鳍片的鳍片的第一侧壁及第一多个鳍片的相邻鳍片的最接近的(nearest)侧壁之间的第一宽度大于介于第二多个鳍片的鳍片的第二侧壁及第二多个鳍片的相邻鳍片的最接近的侧壁之间的第二宽度。隔离层介于第一多个鳍片的相邻鳍片之间。
附图说明
[0007]根据以下的详细说明并配合所附图式阅读，能够最好的理解本公开的态样。应注意的是，根据本产业的标准作业，各种部件未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
[0008]图1是根据一些实施例，描绘鳍式场效晶体管(Fin Field Effect Transistor，FinFET)的范例的三维视图。
[0009]图2、图3、图4、图5、图6、图7及图8A是根据一些实施例，在制造鳍式场效晶体管的中间阶段的剖面图。
[0010]图8B是根据一些实施例，显示介电层转换深度(dielectric layer conversion depth)与(versus)用于退火制程的退火时间轨迹(anneal time traces)。
[0011]图9、图10、图11、图12、图13、图14A、图14B、图15A、图15B、图16A、图16B、图16C、图16D、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图20C、图21A、图21B、图22A及图22B是根据一些实施例，在制造鳍式场效晶体管的中间阶段的剖面图。
[0012]其中，附图标记说明如下：
[0013]26：沟槽
[0014]33：分隔件
[0015]46，122：第一区域
[0016]48，123：第二区域
[0017]49：硬遮罩层
[0018]50：基板
[0019]51：半导体基底
[0020]52，53：鳍片
[0021]54：第一介电层
[0022]55：第二介电层
[0023]56：隔离区域
[0024]58：通道区域
[0025]60：虚设介电层
[0026]62：虚设栅极层
[0027]64：遮罩层
[0028]72：虚设栅极
[0029]74：遮罩
[0030]80：栅极密封间隔物
[0031]82：源极/漏极区域
[0032]86：栅极间隔物
[0033]87：接触蚀刻停止层
[0034]88：第一层间介电质
[0035]89：区域
[0036]90：凹部
[0037]92：栅极介电层
[0038]94：栅极电极
[0039]94A：衬层
[0040]94B：功函数调整层
[0041]94C：填充材料
[0042]96：栅极遮罩
[0043]108：第二层间介电质
[0044]110：栅极接触物
[0045]112：源极/漏极接触物
[0046]124：第三区域
[0047]126：第四区域
[0048]140，150：轨迹
[0049]H1，H2，H3，H4，H5，H6，H7：高度...
【技术保护点】
【技术特征摘要】
1.一种半导体装置的形成方法，包括：形成第一多个鳍片在一基板的一第一区域中，一第一凹部插入在介于该基板的该第一区域中的相邻鳍片之间，该第一凹部具有一第一深度及一第一宽度；形成第二多个鳍片在该基板的一第二区域中，一第二凹部插入在介于该基板的该第二区域中的相邻鳍片之间，该第二凹部具有一第二深度及一第二宽度，该第二凹部的该第二宽度小于该第一凹部的该第一宽度，且该第...
【专利技术属性】
技术研发人员：陈思颖，薛森鸿，张惠政，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。