半导体装置及其形成方法制造方法及图纸

一种半导体装置及其形成方法，该方法包括：于基板上方形成虚设栅极堆叠；于虚设栅极堆叠上方形成第一间隔层；氧化第一间隔层的表面以形成牺牲衬层；于牺牲衬层上方形成一或多个第二间隔层；于一或多个第二间隔层上方形成第三间隔层；于第三间隔层上方形成层间介电(inter

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本专利技术实施例涉及一种半导体装置及其形成方法，特别是涉及一种具有空气间隔物的半导体装置及其形成方法。

技术介绍

[0002]半导体装置用于各式各样的电子应用中，例如个人电脑、手机、数码相机与其他电子装置。半导体装置的制造一般是通过于半导体基板上依序沉积绝缘或介电层、导电层以及半导体层的材料，并使用微影图案化各种材料层以于其上形成电路组件与元件。
[0003]半导体工业通过不断减小最小部件尺寸来持续提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的整合密度，允许了将更多的元件整合至给定区域中。

技术实现思路

[0004]本专利技术实施例提供一种半导体装置的形成方法，包括：形成虚设栅极堆叠于基板上方；形成第一间隔层于虚设栅极堆叠上方；氧化第一间隔层的表面，以形成牺牲衬层；形成一或多个第二间隔层于牺牲衬层上方；形成第三间隔层于一或多个第二间隔层上方；形成层间介电(inter
‑
layer dielectric,ILD)层于第三间隔层上方；蚀刻一或多个第二间隔层的至少一部分以形成气隙，气隙插在第三间隔层及第一间隔层之间；及形成再填充层以填充气隙的上部。
[0005]本专利技术实施例提供一种半导体装置，包括：第一鳍片，突出于隔离区之上；栅极结构，设置于第一鳍片上方；源极/漏极区，位于第一鳍片上方且邻近于栅极结构；层间介电质(interlayer dielectric,ILD)，设置于源极/漏极区上方；第一间隔物，沿着栅极结构的侧壁延伸，第一间隔物插在ILD及栅极结构之间；及气隙，设置于第一间隔物上方，气隙横向地插在ILD及第一间隔物之间，气隙垂直地插在源极/漏极区及隔离区之间。
[0006]本专利技术实施例提供一种半导体装置，包括：浅沟槽隔离(shallow trench isolation,STI)区，插在第一鳍片及第二鳍片之间；第一栅极结构，设置于STI区、第一鳍片、及第二鳍片上方；第二栅极结构，设置于STI区、第一鳍片、及第二鳍片上方；源极/漏极区，设置于第一鳍片及第二鳍片上方，源极/漏极区插在第一栅极结构及第二栅极结构之间；第一间隔物，沿着第一栅极结构的侧壁、第二栅极结构的侧壁、以及STI区的上表面；第二间隔物，沿着源极/漏极区的上表面；及气隙，插在第一间隔物及第二间隔物之间，气隙露出第二间隔物的下表面及源极/漏极区的下表面。
附图说明
[0007]本公开的各面向从以下详细描述中配合附图可最好地被理解。应强调的是，依据业界的标准做法，各种部件并未按照比例绘制且仅用于说明的目的。事实上，为了清楚讨论，各种部件的尺寸可任意放大或缩小。
[0008]图1是根据一些实施例，绘示出鳍式场效晶体管(Fin field
‑
effect transistor,
FinFET)的示例在中间阶段的三维视图示。
[0009]图2、图3、图4、图5、图6、图7、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图13A、图13B、图13C、图13D、图14A、图14B、图14C、图14D、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图16D、图17A、图17B、图17C、图17D、图18A、图18B、图18C、图18D、图19A、图19B、图19C、图19D、图20A、图20B、图20C、图20D、图21A、图21B、图21C、图21D、图21E、图22A、图22B、图22C、图22D、图23A、图23B、图23C、图23D、图24A、图24B、图24C、图24D及图24E是根据一些实施例，是在FinFETs的制造期间中间阶段的剖面图。
[0010]其中，附图标记说明如下：
[0011]50：基板
[0012]50N：n型区
[0013]50P：p型区
[0014]51：分隔器
[0015]52：鳍片
[0016]54：绝缘材料
[0017]56：浅沟槽隔离区
[0018]60：介电层
[0019]62：虚设栅极层
[0020]64：遮罩层
[0021]66：虚设介电层
[0022]68：虚设栅极
[0023]70：遮罩
[0024]72：虚设栅极堆叠
[0025]80：第一间隔层
[0026]81：牺牲衬层
[0027]86：第二间隔层
[0028]90：第三间隔层
[0029]94：凹陷
[0030]96：外延源极/漏极区
[0031]98：第四间隔层
[0032]100：第一ILD
[0033]102：凹陷
[0034]104：界面层
[0035]106：栅极介电层
[0036]108：栅极电极
[0037]112：替换栅极
[0038]116：第一再填充层
[0039]117：接缝
[0040]118：盖层
[0041]120：空气间隔物
[0042]124：第二再填充层
[0043]130：第二ILD
[0044]134：栅极接触件
[0045]136：源极/漏极触件
[0046]D1：深度
[0047]D2：深度
[0048]D3：深度
[0049]D4：深度
[0050]D5：深度
[0051]T1：厚度
[0052]T2：厚度
[0053]T3：厚度
[0054]A
‑
A：剖面
[0055]B
‑
B：剖面
[0056]C
‑
C：剖面
[0057]D
‑
D：剖面
[0058]E
‑
E：剖面
具体实施方式
[0059]以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件及其配置的具体范例描述如下，以简化本专利技术实施例的说明。当然，这些仅仅是范例，并非用以限定本专利技术实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一及第二元件直接接触的实施例，也可能包含额外的元件形成在第一及第二元件之间，使得它们不直接接触的实施例。此外，本专利技术实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明及清楚的目的，而非用以表示所讨论的不同实施例及/或配置之间的关系。
[0060]再者，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述图式中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的形成方法，包括：形成一虚设栅极堆叠于一基板上方；形成一第一间隔层于该虚设栅极堆叠上方；氧化该第一间隔层的一表面，以形成一牺牲衬层；形成一或多个第二间隔层于该牺牲衬层上方；形成一第三间隔层于该一或多个第二间隔层上方；形成一层间介电层于该第三间隔层上方；蚀刻该一或多个第二间隔层的至少一部分以形成一气隙，该气隙插在该第三间隔层及该第一间隔层之间；及形成一再填充层以填充该气隙的一上部。2.如权利要求1所述的半导体装置的形成方法，其中，蚀刻包括蚀刻该牺牲衬层的至少一部分。3.如权利要求1所述的半导体装置的形成方法，还包括在形成该一或多个第二间隔层之后，外延成长一源极/漏极区于邻近于该虚设栅极堆叠的该基板中，其中形成该第三间隔层包括形成该第三间隔层于该源极/漏极区上方。4.如权利要求1所述的半导体装置的形成方法，还包括：在该蚀刻步骤之前，形成一盖层于该层间介电层上方；及在该蚀刻步骤之后，进行平坦化以移除该盖层。5.一种半导体结构，包括：一第一鳍片，突出于一隔离区之上；一栅极结构，设置于该第一鳍片上方；一源极/漏极区，位于该第一鳍片上方且邻近于该栅极结构；一层间介电质，设置于该源极/漏极区上方；一第一间隔物，沿着该栅极结构的侧壁延伸，该第一间隔物插在该层间介电质及该栅极结构之间；及一气隙，设置于该第一间隔物上方，该气隙横向地插在该层间介电质及该第一间隔...

【专利技术属性】
技术研发人员：谢明哲，黄侦晃，徐绍华，张正忠，李思屏，魏安祺，王祥保，陈嘉仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：