半导体结构的形成方法技术

提供一种半导体结构的形成方法。可以通过在半导体板堆叠的中间部分周围形成介电栅极间隔物和牺牲栅极结构来提供全绕式栅极场效晶体管。可以在半导体板堆叠内的半导体板的端部上形成源极区和漏极区。牺牲栅极结构和其他牺牲材料部分可以用栅极介电层和栅极电极的组合取代。可以对介电栅极间隔物具有选择性地垂直凹蚀栅极介电层和栅极电极。第一非等向性蚀刻制程以约略相同的蚀刻速率凹蚀栅极电极和栅极介电层。随后可以使用具有更高选择性的第二非等向性蚀刻制程。使栅极介电层的突出剩余部分最小化以降低相邻晶体管之间的漏电流。余部分最小化以降低相邻晶体管之间的漏电流。余部分最小化以降低相邻晶体管之间的漏电流。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造技术，特别涉及半导体结构及其形成方法。

技术介绍

[0002]全绕式栅极(Gate
‑
all
‑
around，GAA)晶体管通过垂直堆叠多个通道板而在每个装置区提供高装置电流密度。另外，可以通过彼此相邻地形成用于全绕式栅极晶体管的栅极电极来提高装置密度。理想地，可以使相邻的全绕式栅极晶体管之间的干扰和漏电流降至最低，以增强装置隔离并降低相邻装置之间的干扰。

技术实现思路

[0003]根据一些实施例提供半导体结构的形成方法。半导体结构的形成方法包含在基底上方形成包含至少一第一半导体板和至少一第二半导体板的半导体板堆叠；在半导体板堆叠的中间部分上方形成牺牲栅极结构和横向围绕牺牲栅极结构的介电栅极间隔物；对至少一第一半导体板具有选择性地移除至少一第二半导体板的端部；从至少一第一半导体板的物理暴露出的表面成长源极区和漏极区；用栅极介电层和栅极电极的组合取代至少一第二半导体板的每个中间部分和牺牲栅极结构；以及通过使用第一非等向性蚀刻制程非等向性地蚀刻栅极介电层和栅极电极，以对介电栅极间隔物具有选择性地垂直凹蚀栅极介电层和栅极电极，第一非等向性蚀刻制程提供在0.75至1.25的范围的第一蚀刻速率比，第一蚀刻速率比是在第一非等向性蚀刻制程中的栅极电极的材料的蚀刻速率对在第一非等向性蚀刻制程中的栅极介电层的材料的蚀刻速率之比。
[0004]根据另一些实施例提供半导体结构。半导体结构包含至少一半导体板在中间部分被包含栅极介电层和栅极电极的组合的栅极结构围绕；位于至少一半导体板中的每一个的第一端的源极区；位于至少一半导体板中的每一个的第二端的漏极区；以及横向围绕栅极结构的介电栅极间隔物，其中栅极介电层的顶表面位于包含介电栅极间隔物的顶表面的水平面下方，并在包含栅极电极的顶表面的水平面上方突出。
[0005]根据又另一些实施例提供半导体结构。半导体结构包含至少一半导体板在中间部分被包含栅极介电层和栅极电极的组合的栅极结构围绕；位于至少一半导体板中的每一个的第一端的源极区；位于至少一半导体板中的每一个的第二端的漏极区；横向围绕栅极结构的介电栅极间隔物；以及蚀刻停止介电鳍片，邻近至少一半导体板并在包含至少一半导体板的最顶表面的水平面上方突出，其中栅极介电层的顶表面位于包含蚀刻停止介电鳍片的顶表面的水平面处或从蚀刻停止介电鳍片的顶表面的水平面垂直偏移小于3nm。
附图说明
[0006]通过以下的详细描述配合所附图式，可以更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。
[0007]图1A是根据本专利技术实施例中的一实施例的在形成硅锗层和硅层的交替堆叠、硬遮罩层、半导体衬垫、介电覆盖层和半导体心轴层之后的例示性结构的垂直剖面图。
[0008]图1B是图1A的例示性结构的上视图。垂直平面A
‑
A
’
是图1A的垂直剖面图的平面。
[0009]图2A是根据本专利技术实施例中的一实施例的在图案化半导体鳍片堆叠之后的例示性结构的垂直剖面图。
[0010]图2B是图2A的例示性结构的上视图。垂直平面A
‑
A
’
是图2A的垂直剖面图的平面。
[0011]图3A是根据本专利技术实施例中的一实施例的在形成浅沟槽隔离结构之后的例示性结构的垂直剖面图。
[0012]图3B是图3A的例示性结构的上视图。垂直平面A
‑
A
’
是图3A的垂直剖面图的平面。
[0013]图4A是根据本专利技术实施例中的一实施例的在垂直凹蚀浅沟槽隔离结构之后的例示性结构的垂直剖面图。
[0014]图4B是图4A的例示性结构的上视图。垂直平面A
‑
A
’
是图4A的垂直剖面图的平面。
[0015]图5A是根据本专利技术实施例中的一实施例的在形成覆硅锗合金结构之后的例示性结构的垂直剖面图。
[0016]图5B是图5A的例示性结构的上视图。垂直平面A
‑
A
’
是图5A的垂直剖面图的平面。
[0017]图6A是根据本专利技术实施例中的一实施例的在形成混合介电鳍片之后的例示性结构的垂直剖面图。
[0018]图6B是图6A的例示性结构的上视图。垂直平面A
‑
A
’
是图6A的垂直剖面图的平面。
[0019]图7A是根据本专利技术实施例中的一实施例的在垂直凹蚀混合介电鳍片之后的例示性结构的垂直剖面图。
[0020]图7B是图7A的例示性结构的上视图。垂直平面A
‑
A
’
是图7A的垂直剖面图的平面。
[0021]图8A是根据本专利技术实施例中的一实施例的在形成蚀刻停止介电鳍片之后的例示性结构的垂直剖面图。
[0022]图8B是图8A的例示性结构的上视图。垂直平面A
‑
A
’
是图8A的垂直剖面图的平面。
[0023]图9A是根据本专利技术实施例中的一实施例的在移除覆硅锗合金结构的上部和硬遮罩板之后的例示性结构的垂直剖面图。
[0024]图9B是图9A的例示性结构的上视图。垂直平面A
‑
A
’
是图9A的垂直剖面图的平面。
[0025]图10A是根据本专利技术实施例中的一实施例的在形成包含相应组的牺牲栅极衬垫、牺牲栅极结构、牺牲栅极盖和栅极遮罩结构的栅极模板结构之后，并随后形成介电栅极间隔物的例示性结构的垂直剖面图。
[0026]图10B是图10A的例示性结构的上视图。垂直平面A
‑
A
’
是图10A的垂直剖面图的平面。
[0027]图11A是根据本专利技术实施例中的一实施例的在移除半导体鳍片堆叠的端部之后的例示性结构的垂直剖面图。
[0028]图11B是图11A的例示性结构的上视图。垂直平面A
‑
A
’
是图11A的垂直剖面图的平面。
[0029]图11C是沿着图11B的垂直平面C
‑
C
’
的垂直剖面图。
[0030]图11D是沿着图11B的垂直平面D
‑
D
’
的垂直剖面图。
[0031]图11E是沿着图11B的垂直平面E
‑
E
’
的垂直剖面图。
[0032]图12A是根据本专利技术实施例中的一实施例的在横向凹蚀覆硅锗合金结构之后的例示性结构的垂直剖面图。
[0033]图12B是图12A的例示性结构的上视图。垂直平面A
‑
A
’
是图12A的垂直剖面图的平面。
[0034]图12C是沿着图12B的垂直平面C...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，包括：在一基底上方形成包含至少一第一半导体板和至少一第二半导体板的一半导体板堆叠；在该半导体板堆叠的一中间部分上方形成一牺牲栅极结构和横向围绕该牺牲栅极结构的一介电栅极间隔物；对该至少一第一半导体板具有选择性地移除该至少一第二半导体板的端部；从该至少一第一半导体板的物理暴露出的表面成长一源极区和一漏极区；用一栅极介电层和一栅极电极的组合取代该至少一第二半导体板...

【专利技术属性】
技术研发人员：吴哲镇，江国诚，王志豪，游家权，庄礼阳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：