电子封装件及其制法制造技术

本发明专利技术涉及一种电子封装件及其制法，通过于封装模块的外围部形成阶梯状凹部，以利于释放应力。放应力。放应力。

【技术实现步骤摘要】
电子封装件及其制法


[0001]本专利技术有关一种封装制程，特别是关于一种配置多芯片的电子封装件及其制法。

技术介绍

[0002]随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(Wafer Level Packaging，简称WLP)技术。
[0003]图1A至图1E为现有采用晶圆级封装技术的半导体封装件1的制法的剖面示意图。
[0004]如图1A所示，形成一热化离形胶层(thermal release tape)100于一承载件10上。
[0005]接着，置放多个半导体元件11于该热化离形胶层100上，该些半导体元件11具有相对的作用面11a与非作用面11b，各该作用面11a上具有多个电极垫110，且各该作用面11a粘着于该热化离形胶层100上。
[0006]如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体元件11。
[0007]如图1C所示，烘烤该封装胶体14以硬化该热化离形胶层100，进而移除该热化离形胶层100与该承载件10，以外露出该半导体元件11的作用面11a。
[0008]如图1D所示，形成一线路结构16于该封装胶体14与该半导体元件11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。
[0009]如图1E所示，沿如图1D所示的切割道S进行切单制程，以获取多个半导体封装件1。
[0010]然而，现有半导体封装件1的制程中，该承载件10为整版面(即量产尺寸)，且该承载件10仅于一侧上设置该半导体元件11，故于形成封装胶体14后，该半导体元件11因与该封装胶体14热膨胀系数(Coefficient of thermal expansion，简称CTE)不匹配(mismatch)而容易发生热应力不均匀的情况，致使热循环(thermal cycle)时该封装胶体14产生翘曲(warpage)，进而导致发生植球(即该导电元件17)掉落、该导电元件17不沾锡(non-wetting)等问题。
[0011]此外，翘曲的情况也会造成制程中的结构无法放入机台内或造成该半导体元件11发生碎裂而使产品良率降低。
[0012]因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

技术实现思路

[0013]鉴于上述现有技术的种种缺陷，本专利技术提供一种电子封装件，以利于释放应力。
[0014]本专利技术的电子封装件包括：封装模块，其定义有置晶部及围绕该置晶部的外围部；以及封装层，其形成于该封装模块的外围部上，且该封装层于边角处形成有凹部。
[0015]前述的电子封装件中，该凹部为阶梯状。
[0016]本专利技术还提供一种电子封装件的制法，包括：提供呈阵列排设的多个封装模块，其
中，各该封装模块定义有置晶部及围绕该置晶部的外围部，且各该封装模块以其外围部相邻接；形成至少一凹部于该封装层的对应该外围部的边角处上；形成至少一凹部于该封装层上；以及沿呈阵列排设的该多个封装模块的外围部进行切单制程，以于该切单制程后，获取具有该凹部的电子封装件，且该凹部形成于该封装层的边角处上。
[0017]前述的制法中，该凹部采用激光方式移除该封装层的部分材料而形成的。
[0018]前述的电子封装件及其制法中，于切单前，该凹部于单一该封装模块处的形状呈L形，且相邻的该凹部相互连通，以于切单后，该凹部沿该封装层的角落布设，且形成缺口于该封装层的侧壁上，以令该凹部于该封装层的表面上呈L形。
[0019]前述的电子封装件及其制法中，于切单前，该凹部环绕单一该封装模块而呈环形，且相邻的该凹部相互连通，以于切单后，该凹部沿该封装层的边缘布设，且形成缺口于该封装层的侧壁上，以令该凹部于该封装层的表面上呈环形。
[0020]前述的电子封装件及其制法中，该凹部的深度为该封装层的厚度的15～60％，如20～40％。
[0021]前述的电子封装件及其制法中，该凹部的宽度为该外围部的宽度的50～100％，如80～95％。
[0022]前述的电子封装件及其制法中，该凹部于弯折处形成有倒角面。
[0023]由上可知，本专利技术的电子封装件及其制法中，主要经由该封装模块的外围部上的封装层形成有凹部，以于切单制程时，可释放该封装模块的应力，故相比于现有技术，本专利技术的制法能改善因热制程及信赖性测试等因素所引起的翘曲状况，因而有效达到强化该电子封装件的目的。
附图说明
[0024]图1A至图1E为现有半导体封装件的制法的剖面示意图；
[0025]图2A至图2C为本专利技术的电子封装件的制法的上视平面示意图；
[0026]图2A
’
为图2A的剖视示意图；
[0027]图2B
’
为图2B的另一实施例；
[0028]图2C
’
为图2C的另一实施例；
[0029]图2C”为图2C或图2C
’
的剖视示意图；
[0030]图3A为图2B的另一实施例；
[0031]图3B为图2B
’
的另一实施例；
[0032]图4A为图2C的另一实施例；以及
[0033]图4B为图2C
’
的另一实施例。
[0034]附图标记说明
[0035]1ꢀꢀꢀꢀꢀꢀꢀꢀ
半导体封装件
ꢀꢀꢀꢀꢀꢀꢀꢀ
10
ꢀꢀꢀꢀꢀꢀ
承载件
[0036]100
ꢀꢀꢀꢀꢀꢀ
热化离形胶层
ꢀꢀꢀꢀꢀꢀꢀꢀ
11
ꢀꢀꢀꢀꢀꢀ
半导体元件
[0037]11a,20a
ꢀꢀ
作用面
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
11b,20b 非作用面
[0038]110,200
ꢀꢀꢀ
电极垫
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
14
ꢀꢀꢀꢀꢀꢀ
封装胶体
[0039]16
ꢀꢀꢀꢀꢀꢀꢀꢀ
线路结构
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
17
ꢀꢀꢀꢀꢀꢀ
导电元件
[0040]18
ꢀꢀꢀꢀꢀꢀꢀꢀ
绝缘保护层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ2ꢀꢀꢀꢀꢀꢀꢀ
电子封装件
[0041]2’ꢀꢀꢀꢀꢀꢀꢀ
封装模块
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
2a
ꢀꢀꢀꢀꢀꢀ
置晶部
[0042]2b
ꢀꢀꢀꢀꢀꢀꢀꢀ
外围部
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20
ꢀꢀꢀꢀꢀꢀ
第一电子元件
[0043]21<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子封装件，其特征在于，包括：封装模块，其定义有置晶部及围绕该置晶部的外围部；以及封装层，其形成于该封装模块的外围部上，且该封装层于边角处形成有凹部。2.如权利要求1所述的电子封装件，其特征在于，该凹部为阶梯状。3.如权利要求2所述的电子封装件，其特征在于，该凹部沿该封装层的角落布设，且形成缺口于该封装层的侧壁上，以令该凹部于该封装层的表面上呈L形。4.如权利要求2所述的电子封装件，其特征在于，该凹部沿该封装层的边缘布设，且形成缺口于该封装层的侧壁上，以令该凹部于该封装层的表面上呈环形。5.如权利要求3或4中任一项所述的电子封装件，其特征在于，该凹部的深度为该封装层的厚度的15～60％。6.如权利要求5所述的电子封装件，其特征在于，该凹部的深度为该封装层的厚度的20～40％。7.如权利要求3或4所述的电子封装件，其特征在于，该凹部的宽度为该外围部的宽度的50～100％。8.如权利要求7所述的电子封装件，其特征在于，该凹部的宽度为该外围部的宽度的80～95％。9.如权利要求1所述的电子封装件，其特征在于，该凹部于弯折处形成有倒角面。10.一种电子封装件的制法，其特征在于，包括：提供呈阵列排设的多个封装模块，其中，各该封装模块定义有置晶部及围绕该置晶部的外围部，且各该封装模块以其外围部相...

【专利技术属性】
技术研发人员：李泳达，廖怡茜，黄公敦，林长甫，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：