芯片封装组件的测试方法技术

本申请公开一种芯片封装组件的测试方法，包括：提供芯片封装组件，包括封装基板和埋设于封装基板内的芯片，封装基板的表面还设有至少一个线路层，线路层与芯片电连接；对线路层进行线间距和线宽测试，线路层包括多个线路，对每个线路的线宽以及多个线路之间的线间距进行测试；对线路层进行对准精度测试，当线路层为多个时，对多个线路层之间的对准精度进行测试；对线路层进行耐压能力测试；对线路层进行整体阻抗测试；对芯片封装组件进行接触电阻测试；对芯片封装组件进行层间结合力测试；对芯片封装组件进行粘结能力测试。通过上述测试方法，以有效提高芯片封装组件的稳定性，使得生产得到的芯片封装组件能够满足相应可靠性要求。要求。要求。

【技术实现步骤摘要】
芯片封装组件的测试方法


[0001]本申请实施例涉及芯片
，尤其涉及一种芯片封装组件的测试方法。

技术介绍

[0002]随着电子产品不断朝着轻薄短小的方向发展，芯片的封装集成度越来越高，催生出将芯片埋入基板的芯片封装组件。然而，随着封装集成度的进一步提升，芯片封装组件的结构变得复杂，从而容易出现许多可靠性问题。因此，急需一种芯片封装组件的测试方法，能够对芯片封装组件的各个性能进行有效测试，以利于芯片封装组件的后续调节过程，从而使得生产得到的芯片封装组件能够满足相应可靠性要求。

技术实现思路

[0003]本申请的目的是提供一种芯片封装组件的测试方法，能够对芯片封装组件的各个性能进行有效测试，以便于通过后续调试工艺来提高芯片封装组件的稳定性，从而使得生产得到的芯片封装组件能够满足相应可靠性要求。
[0004]为实现本申请的目的，提供了如下的技术方案：
[0005]本申请提供一种芯片封装组件的测试方法，包括：提供芯片封装组件，所述芯片封装组件包括封装基板和埋设于所述封装基板内的芯片，所述封装基板还设有至少一个线路层，所述线路层与所述芯片电连接；对所述线路层进行线参数测试，所述线路层包括多个线路，对多个所述线路的线参数进行测试，以判断所述线路的线参数是否处于预设范围内；对所述线路层进行对准精度测试，当所述线路层为多个时，多个所述线路层层叠设置，对多个所述线路层之间的对准精度进行测试，以判断多个所述线路层之间是否对准；对所述线路层进行耐压能力测试，以判断所述线路层是否存在绝缘缺陷；对所述线路层进行整体阻抗测试，以判断所述线路层中的全部所述线路串联形成的整体阻抗是否处于预设范围内；对所述芯片封装组件进行接触电阻测试，以判断所述芯片的内部的接触电阻以及所述芯片和所述线路层之间的接触电阻是否处于预设范围内；对所述芯片封装组件进行层间结合力测试；对所述芯片封装组件进行粘结能力测试。
[0006]线参数通常包括线间距和线宽，二者是影响线路层稳定性的主要因素，对线路层中各线路的线宽以及各线路之间的线间距进行准确测试，有利于通过后续调试工艺来提高线路层的稳定性，从而避免芯片封装组件出现相应可靠性问题。
[0007]当芯片封装组件包括多个线路层时，若多个线路层之间存在较大位置偏移，会导致芯片封装组件出现相应的可靠性问题。因此，需对多个线路层之间的对准精度进行测试，以使芯片封装组件能够满足相应可靠性要求。
[0008]芯片封装组件中的线路层在生产制造过程中容易出现绝缘缺陷，使得应当相互绝缘的线路之间出现电路导通的情况，从而导致芯片封装组件中出现短路、线路击穿或其他安全问题。因此，对芯片封装组件中的线路层进行耐压能力测试，能够有效降低出现安全问题的概率，提高芯片封装组件的安全可靠性。
[0009]当因生产问题或其他问题导致线路层的整体阻抗过大时，电流无法在线路层中进行流通，从而导致芯片封装组件无法满足相应可靠性要求。因此，需对芯片封装组件中的线路层进行整体阻抗测试，通过将芯片封装组件中的各线路层的全部线路进行串联，并进行整体阻抗测量，从而有效判断芯片封装组件中的各线路层的整体阻抗是否满足相应要求。
[0010]芯片通常包括裸晶和设置在裸晶表面的导电结构，线路层与导电结构之间以及芯片内部均会存在一定的接触电阻，且在生产工艺中，线路层与导电结构之间的接触电阻会受生产工艺的影响而发生改变。当线路层和导电结构之间的接触电阻过大时，会对芯片的工作性能造成不良影响，因此，需对芯片封装组件进行接触电阻测试，以保证芯片能够正常工作，从而芯片封装组件能够满足相应可靠性要求。
[0011]芯片封装结构的层间结合力是影响芯片封装结构稳定性的重要因素之一。当在芯片封装组件的下表面进行第一次金属化处理以形成背面金属层，且背面金属层与芯片相连接时，芯片表面硅材料与背面金属层之间通常存在层间结合力较弱的问题，因此，需对芯片与背面金属层之间的层间结合力进行测试，以有效保证芯片封装组件能够满足相应可靠性要求。
[0012]在对芯片封装组件中的线路层进行加工完成后，还需在线路层表面覆盖一层油墨层，以对线路层进行保护。因此，需对芯片封装组件的粘结能力进行测试，以避免在芯片封装组件的使用过程中，油墨层发生脱离而导致线路层的结构被损坏。
[0013]本申请提供的芯片封装组件的测试方法，通过一并对线路层进行线间距和线宽测试、对线路层进行对准精度测试、对线路层进行耐压能力测试、对线路层进行整体阻抗测试、对芯片封装组件进行接触电阻测试、对芯片封装组件进行层间结合力测试和对芯片封装组件进行粘结能力测试，从而有效提高芯片封装组件的稳定性，使得生产得到的芯片封装组件能够满足相应可靠性要求。
[0014]一种实施方式中，所述提供芯片封装组件，包括：提供封装基板，所述封装基板包括相对设置的上表面和下表面，所述封装基板还设有用于收容所述芯片的容纳腔；将所述芯片容置于所述容纳腔，并进行压合封装，所述芯片包括相对设置的第一表面和第二表面，且所述第一表面与所述上表面平齐，所述芯片具有电极，且所述电极位于所述第一表面；在所述上表面和所述下表面进行第一次金属化处理，以在所述上表面形成第一金属层，并在所述下表面形成背面金属层；所述线路层包括第一线路层，将所述第一金属层制作形成所述第一线路层，所述第一线路层与所述电极连接。可以理解的是，芯片的第二表面还可以与封装基板的下表面平齐，即芯片的厚度与封装基板的厚度相同。且将芯片与封装基板进行压合封装的方式有多种，示例性的，当容纳腔在收容芯片后，在容纳腔内填充绝缘材料，以充满容纳腔，并进行压合处理，以完成压合封装过程。需要说明的是，第一金属层和背面金属层可由导电性能较佳的材料制成，示例性的，第一金属层和背面金属层可由铜金属、铜钛合金或铜钛钨合金制成，在此不对第一金属层和背面金属层的材料进行具体的限定。还需要说明的是，在本申请提供的测试方法中，可采用模拟芯片来代替芯片，以避免芯片受损，从而有效降低测试的成本。
[0015]一种实施方式中，在所述第一表面形成所述第一金属层之后，且在将所述第一金属层制作形成第一线路层之前，对所述芯片封装组件进行接触电阻测试。本申请提供的测试方法中，可在对芯片封装组件的表面进行第一次金属化处理以形成第一金属层后，就对
芯片封装组件进行接触电阻测试，而不用等到芯片封装组件加工完成后才对其进行接触电阻测试，从而可对第一金属层进行及时处理，以将芯片封装组件的接触电阻调整至合适范围内。
[0016]一种实施方式中，所述在所述上表面形成第一金属层，包括：通过所述第一次金属化处理，在所述上表面均形成多个金属层结构，多个所述金属层结构共同形成所述第一金属层，多个所述金属层结构之间相互隔离，且每个所述金属层结构均与所述芯片电连接。可以理解的是，多个金属层结构之间相互隔离，从而在对芯片封装组件的接触电阻进行测量时，不会因第一金属层形成短路而导致测量结果出现偏差。
[0017]一种实施方式中，所述对所述芯片封装组件进行接触电阻测试，包括：设置预设电阻；通过四端子测本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装组件的测试方法，其特征在于，包括：提供芯片封装组件，所述芯片封装组件包括封装基板和埋设于所述封装基板内的芯片，所述封装基板还设有至少一个线路层，所述线路层与所述芯片电连接；对所述线路层进行线参数测试，所述线路层包括多个线路，对多个所述线路的线参数进行测试，以判断所述线路的线参数是否处于预设范围内；对所述线路层进行对准精度测试，当所述线路层为多个时，多个所述线路层层叠设置，对多个所述线路层之间的对准精度进行测试，以判断多个所述线路层之间是否对准；对所述线路层进行耐压能力测试，以判断所述线路层是否存在绝缘缺陷；对所述线路层进行整体阻抗测试，以判断所述线路层中的全部所述线路串联形成的整体阻抗是否处于预设范围内；对所述芯片封装组件进行接触电阻测试，以判断所述芯片的内部的接触电阻以及所述芯片和所述线路层之间的接触电阻是否处于预设范围内；对所述芯片封装组件进行层间结合力测试；对所述芯片封装组件进行粘结能力测试。2.根据权利要求1所述的测试方法，其特征在于，所述提供芯片封装组件，包括：提供封装基板，所述封装基板包括相对设置的上表面和下表面，所述封装基板还设有用于收容所述芯片的容纳腔；将所述芯片容置于所述容纳腔，并进行压合封装，所述芯片包括相对设置的第一表面和第二表面，且所述第一表面与所述上表面平齐，所述芯片具有电极，且所述电极位于所述第一表面；在所述上表面和所述下表面进行第一次金属化处理，以在所述上表面形成第一金属层，并在所述下表面形成背面金属层；将所述第一金属层制作形成第一线路层，所述第一线路层与所述电极连接。3.根据权利要求2所述的测试方法，其特征在于，在所述第一表面形成所述第一金属层之后，且在将所述第一金属层制作形成第一线路层之前，对所述芯片封装组件进行接触电阻测试。4.根据权利要求2或3所述的测试方法，其特征在于，所述在所述上表面形成第一金属层，包括：通过所述第一次金属化处理，在所述上表面形成多个金属层结构，多个所述金属层结构共同形成所述第一金属层，多个所述金属层结构之间相互隔离，且每个所述金属层结构均与所述芯片电连接。5.根据权利要求2至4任一项所述的测试方法，其特征在于，所述对所述芯片封装组件进行接触电阻测试，包括：设置预设电阻；通过四端子测试法对所述芯片封装组件的接触电阻进行测量；当所述芯片封装组件的接触电阻大于或等于所述预设电阻时，对所述芯片封装组件进行去金属化处理，将旧的所述第一金属层去除，并重新进行第一次金属化处理以形成新的所述第一金属层，直至所述芯片封装组件的接触电阻小于所述预设电阻。6.根据权利要求2至5任一项所述的测试方法，其特征在于，当所述线路层的数量为多
个时，多个所述线路层层叠设于所述上表面，且每相邻两个所述线路层之间均设有一层绝缘层，所述芯片封装组件还包括互连结构，所述互连结构由导电材料制成，所述互连结构贯穿所述绝缘层，且所述互...

【专利技术属性】
技术研发人员：侯召政，沈超，包琦龙，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：