存储器结构及其形成方法技术

存储器结构包括：第一字线和第二字线；在该第一字线和该第二字线上设置的高k介电层；在该高k介电层上设置的沟道层并且该沟道层包括半导体材料；电接触该沟道层的第一源极电极和第二源极电极；在该第一源极电极和该第二源极电极之间的该沟道层上设置的第一漏极电极；电连接至该第一漏极电极的存储器单元；以及电连接至该存储器单元的位线。本申请的实施例还涉及形成存储器结构的方法。涉及形成存储器结构的方法。涉及形成存储器结构的方法。

【技术实现步骤摘要】
存储器结构及其形成方法


[0001]本申请的实施例涉及存储器结构及其形成方法。

技术介绍

[0002]薄膜晶体管(TFTs)被认为是存储器器件中后段制程(BEOL)控制元件的有前景的候选者。但是，TFTs中使用的金属氧化物半导体材料可能会受到低导通电流的影响。因此，需要提供更高的导通电流以改进存储器单元的切换的改进的TFTs。

技术实现思路

[0003]本申请的一些实施例提供了一种存储器结构，包括：第一字线；第二字线；高k介电层，设置在所述第一字线和所述第二字线上；沟道层，设置在所述高k介电层上并且包括半导体材料；第一源极电极和第二源极电极，其中所述第一源极电极和所述第二源极电极中的每个电接触所述沟道层；第一漏极电极，设置在所述第一源极电极和所述第二源极电极之间的所述沟道层上；存储器单元，电连接至所述第一漏极电极；以及位线，电连接至所述存储器单元。
[0004]本申请的另一些实施例提供了一种存储器结构，包括：第一字线；第二字线；高k介电层，设置在所述第一字线和所述第二字线之间；沟道层，设置在所述高k介电层上并且包括半导体材料；第一源极电极和第二源极电极，电接触所述沟道层；第一顶部栅电极，与所述沟道层的第一沟道区和所述第一字线重叠；第二顶部栅电极，与所述沟道层的第二沟道区和所述第二字线重叠；第一漏极电极，设置在所述第一源极电极和所述第二源极电极之间并且电接触所述沟道层的漏极区；存储器单元，电连接至所述第一漏极电极；以及位线，电连接至所述存储器单元。
[0005]本申请的又一些实施例提供了一种形成存储器结构的方法，包括：在衬底上形成第一字线和第二字线；在所述第一字线和所述第二字线上沉积高k层；沉积包括在所述高k层上的半导体材料的沟道层；形成分别电接触所述沟道层的第一源极区和第二源极区的第一源极电极和第二源极电极；形成第一漏极电极，所述第一漏极电极电接触在所述第一沟道区和所述第二沟道区之间设置的所述沟道层的漏极区；形成第一顶部栅电极和第二顶部栅电极，所述第一顶部栅电极和所述第二顶部栅电极分别与所述第一字线和所述第二字线以及所述沟道层的所述第一沟道区和所述第二沟道区重叠；以及形成电接触所述第一漏极电极的存储器单元。
附图说明
[0006]当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
[0007]图1A是根据本公开的实施例的互补金属氧化物半导体(CMOS)晶体管、嵌入介电材
料层中的金属互连结构、以及连接通孔层级介电材料层形成之后的示例性结构的垂直截面图。
[0008]图1B是根据本公开的实施例的在鳍式后栅极场效应晶体管阵列形成期间的第一示例性结构的垂直截面图。
[0009]图1C是根据本公开的实施例的在上层级金属互连结构形成之后的第一示例性结构的垂直截面图。
[0010]图2A至图2N各自是根据本公开的各个实施例示出的在存储器结构形成中的一系列步骤的垂直截面图。
[0011]图3A至图3D是根据本公开的各个实施例示出的在存储器结构形成中的一系列步骤的垂直截面图。
[0012]图4是图3D的存储器结构的立体图。
[0013]图5A至图5I是根据本公开的各个实施例示出的在存储器结构形成中的一系列步骤的垂直截面图。
[0014]图6是图5I的存储器结构的立体图。
[0015]图7A和图7B是根据本公开的各个实施例的可以包括在存储器结构中的存储器单元的垂直截面图。
[0016]图8是根据本公开的各个实施例示出的形成存储器结构的方法的流程图。
具体实施方式
[0017]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施方式，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施方式。而且，本专利技术在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
[0018]而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。除非另有说明，具有相同参考标号的每个元件被假定为具有相同的材料组成并且具有在相同厚度范围内的厚度。
[0019]本公开涉及半导体器件，并且具体地涉及可以与作为存储器单元选择器器件的存储器单元器件结合操作的一种双栅极垂直场控电流选择器开关。本公开的各个实施例可以涉及一种栅极铁电存储器器件及其形成方法。
[0020]存储器器件包括在衬底上形成的独立运作的存储器单元的栅格。存储器器件可以包括易失性存储器单元或非易失性(NV)存储器单元。与流行的消费电子产品使用的制造成本高昂的硅芯片相比，新兴的存储器技术寻求以更低的成本存储更多的数据。在不久的将来，这种新兴的存储器器件可用于替代诸如闪存的现有的存储器技术。虽然现有的电阻式随机存取存储器通常已足以满足其预期目的，但是随着器件持续按比例缩小，它们不是在
所有方面都已完全令人满意。例如，新兴的非易失性存储器技术可以包括电阻随机存取存储器(RRAM或ReRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FeRAM)、以及相变存储器(PCM)。
[0021]RRAM是通过改变介电固态材料(通常称为忆阻器)两端的电阻来工作的一种NV RAM。MRAM是在磁域中存储数据的一种NV RAM。与传统的RAM芯片技术不同，MRAM中的数据不是以电荷或电流的形式存储，而是由磁存储元件存储。这些元件由两块铁磁板组成，每块铁磁板都可以保持磁化，并由薄绝缘层隔开。两块板之一是设置为特定极性的永磁体；另一块板的磁化可以改变以匹配外部场的磁化以存储内存。如果绝缘层足够薄(通常地为几纳米)，电子可以从一块铁磁体隧穿至另一块中。这种配置称为磁隧道结(MTJ)并且是MRAM位的最简单结构。
[0022]铁电RAM(FeRAM、F
‑
RAM或FRAM)是一种在结构上类似于动态RAM(DRAM)的随机存取存储器，但使用铁电介电层而不是介电材料层来实现非易失性。相变存储器(又称为PCM、PCME、PRAM、PCRAM、OUM(双向统一存储器)和C
‑
RAM或CRAM(硫族化物RAM)是一种NV RAM。PRAMs利用硫族化物玻璃的独特行为。在较早一代的PCM中，电流穿过通常由氮化钛(T本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器结构，包括：第一字线；第二字线；高k介电层，设置在所述第一字线和所述第二字线上；沟道层，设置在所述高k介电层上并且包括半导体材料；第一源极电极和第二源极电极，其中所述第一源极电极和所述第二源极电极中的每个电接触所述沟道层；第一漏极电极，设置在所述第一源极电极和所述第二源极电极之间的所述沟道层上；存储器单元，电连接至所述第一漏极电极；以及位线，电连接至所述存储器单元。2.根据权利要求1所述的存储器结构，其中：所述第一字线与所述沟道层的第一沟道区重叠；所述第二字线与所述沟道层的第二沟道区重叠；以及所述漏极电极与设置在所述第一沟道区和所述第二沟道区之间的所述沟道层的漏极区重叠。3.根据权利要求1所述的存储器结构，其中，所述沟道层包括氧化物半导体材料。4.根据权利要求1所述的存储器结构，其中，所述存储器单元包括磁隧道结(MTJ)存储器单元、磁阻随机存取存储器(MRAM)单元、电阻随机存取存储器(RRAM)单元、铁电随机存取存储器(FeRAM)单元、或相变随机存取存储器(PCRAM)单元。5.根据权利要求1所述的存储器结构，其中：所述第一字线和所述第二字线嵌入在所述高k介电层下方设置的第一介电层中；所述第一源极电极和所述第二源极电极以及所述漏极电极嵌入在所述所述沟道层上方设置的第二介电层中；所述存储器单元嵌入在所述第二介电层上方设置的第三介电层中；以及所述第一源极线、所述第二源极线以及所述位线嵌入在所述第三介电层上设置的第四介电层中。6.根据权利要求5所述的存储器结构，还包括：通孔连接件，所述通孔连接件延伸穿过所述第三介电层并且将所述第一源极电极电连接至所述第一源...

【专利技术属性】
技术研发人员：吴咏捷，何彦忠，魏惠娴，游嘉榕，许秉诚，马礼修，林仲德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：