铁电隧道结存储器器件及其制造方法技术

铁电隧道结(FTJ)存储器器件包括：位于衬底上方的底部电极；位于底部电极上面的顶部电极；以及位于底部电极和顶部电极之间的铁电隧道结存储器元件。该铁电隧道结存储器元件包括至少一个铁电材料层和至少一个隧穿介电层。本发明专利技术的实施例还涉及铁电隧道结存储器器件的制造方法。制造方法。制造方法。

【技术实现步骤摘要】
铁电隧道结存储器器件及其制造方法


[0001]本专利技术的实施例涉及铁电隧道结存储器器件及其制造方法。

技术介绍

[0002]铁电材料是当外部电场为零时可以具有自发的非零电极化(即，非零总电偶极矩)的材料。自发电极化可以通过在相反方向上施加的强外部电场来逆转。电极化不仅取决于测量时的外部电场，而且取决于外部电场的历史，因此具有磁滞回线。电极化的最大值称为饱和极化。在不再施加引起饱和极化的外部电场(即，关闭)之后保留的电极化称为残余极化。为了实现零极化而需要在残余极化的相反方向上施加的电场的幅度称为矫顽电场。为了形成存储器器件，通常期望具有高的残余极化和高的矫顽电场。高残余极化可以增大电信号的幅度。高矫顽电场使存储器器件更稳定地抵抗由噪声级电场和干扰引起的扰动。

技术实现思路

[0003]本专利技术的实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：底部电极，位于衬底上方；顶部电极，位于所述底部电极上面；以及铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层。
[0004]本专利技术的另一实施例提供了一种铁电隧道结(FTJ)存储器器件，包括：晶体管的阵列，位于衬底上或上方；以及铁电隧道结(FTJ)存储器单元的阵列，位于所述晶体管的阵列上面或下面、或位于与所述晶体管的阵列相同的层级处，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元包括：底部电极；顶部电极，位于所述底部电极上面；和铁电隧道结(FTJ)存储器单元，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层，其中，所述铁电隧道结存储器单元的阵列内的每个铁电隧道结存储器单元电连接至所述晶体管的阵列内的相应晶体管。
[0005]本专利技术的又一实施例提供了一种制造铁电隧道结(FTJ)存储器器件的方法，包括：在衬底上方形成包括底部电极材料层、铁电隧道结材料层和顶部电极材料层的层堆叠件，其中，所述铁电隧道结材料层包括至少一个铁电材料层和至少一个隧穿介电层；用蚀刻掩模掩蔽所述层堆叠件的区域；以及通过蚀刻未由所述蚀刻掩模掩蔽的所述层堆叠件的未掩蔽部分，形成铁电隧道结(FTJ)存储器单元。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1是根据本专利技术的实施例的在互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和薄膜晶体管(TFT)的形成之后的示例性结构的垂直截面图。
[0008]图2是根据本专利技术的实施例的在形成连接通孔结构的阵列之后的示例性结构的垂
直截面图。
[0009]图3是根据本专利技术的实施例的在形成底部电极材料层、连续隧穿介电层、连续铁电材料层、顶部电极材料层和金属硬掩模材料层之后的示例性结构的垂直截面图。
[0010]图4是根据本专利技术的实施例的在形成铁电隧道结存储器单元之后的示例性结构的垂直截面图。
[0011]图5是根据本专利技术的实施例的在形成存储器层级介电层和存储器层级金属互连结构之后的示例性结构的垂直截面图。
[0012]图6是根据本专利技术的实施例的在形成上部层级金属互连结构之后的示例性结构的垂直截面图。
[0013]图7是根据本专利技术的实施例的示例性结构的第一可选实施例的垂直截面图。
[0014]图8是根据本专利技术的实施例的示例性结构的第二可选实施例的垂直截面图。
[0015]图9是根据本专利技术的实施例的示例性结构的第三可选实施例的垂直截面图。
[0016]图10示出了根据本专利技术的实施例的铁电隧道结存储器单元的可选实施例的垂直截面图。
[0017]图11是示出本专利技术的方法的一般处理步骤的流程图。
具体实施方式
[0018]以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
[0019]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
[0020]通常地，本专利技术的结构和方法可以用于形成铁电隧道结存储器单元和/或铁电隧道结存储器单元的阵列。与其他新兴的非易失性技术(诸如磁阻随机存取存储器(MRAM)和电阻随机存取存储器(RRAM))相比，由于铁电隧道结存储器单元的超低的功耗，铁电隧道结存储器单元是用于后段制程(BEOL)存储器的有前景的候选。通过添加邻近金属铁电金属电容器的隧穿绝缘层(TIL)，可以形成金属
‑
FE
‑
绝缘体
‑
金属(MFIM)隧穿器件。本专利技术的结构和方法可以用于形成包括氧化镁作为隧穿介电材料的铁电隧道结存储器单元。氧化镁可以允许更连贯的电子隧穿，因此允许较大的隧穿电阻(TER)。现在参考附图详细描述本专利技术的各个方面。
[0021]图1是根据本专利技术的实施例的在互补金属氧化物半导体(CMOS)晶体管、形成在介电材料层中的金属互连结构和薄膜晶体管(TFT)的形成之后的示例性结构的垂直截面图。
参考图1，示出了根据本专利技术的实施例的示例性结构。该示例性结构包括衬底9，衬底9可以是半导体衬底，诸如可商购的硅衬底。可以在衬底9的上部中形成包括介电材料(诸如氧化硅)的浅沟槽隔离结构720。可以在由浅沟槽隔离结构720的部分横向包围的每个区域内形成合适的掺杂半导体阱，诸如p型阱和n型阱。可以在衬底9的顶面上方形成场效应晶体管。例如，每个场效应晶体管可以包括源极区域732、漏极区域738、包括在源极区域732和漏极区域738之间延伸的衬底9的表面部分的半导体沟道735以及栅极结构750。半导体沟道735可以包括单晶半导体材料。每个栅极结构750可以包括栅极电介质752、栅电极754、栅极帽电介质758和介电栅极间隔件756。源极侧金属
‑
半导体合金区域742可以形成在每个源极区域732上，并且漏极侧金属
‑
半导体合金区域748可以形成在每个漏极区域738上。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种铁电隧道结(FTJ)存储器器件，包括：底部电极，位于衬底上方；顶部电极，位于所述底部电极上面；以及铁电隧道结存储器元件，位于所述底部电极和所述顶部电极之间，并且包括至少一个铁电材料层和至少一个隧穿介电层。2.根据权利要求1所述的铁电隧道结存储器器件，其中，所述至少一个隧穿介电层中的每个包括多晶氧化镁晶粒。3.根据权利要求2所述的铁电隧道结存储器器件，其中，所述多晶氧化镁晶粒的主要晶体取向是<001>方向，并且垂直于所述至少一个铁电材料层中的一个与所述至少一隧穿介电层中的一个之间的水平界面。4.根据权利要求1所述的铁电隧道结存储器器件，其中，所述至少一个隧穿介电层的每个的侧壁与所述至少一个铁电材料层中的一个的侧壁垂直地重合。5.根据权利要求1所述的铁电隧道结存储器器件，还包括：介电材料层，所述介电材料层具有形成在所述介电材料层中的所述底部电极、所述顶部电极和铁电隧道结存储器单元并且横向围绕所述底部电极、所述顶部电极和所述铁电隧道结存储器单元。6.根据权利要求5所述的铁电隧道结存储器器件，还包括：连接通孔结构，形成在连接通孔层级介电层内并且与所述底部电极的底面接触；以及金属互连结构，包括电连接至所述顶部电极的金属通孔部分。7.根据权利要求1所述的铁电隧道结存储器器件，还包括位于所述衬底和所述底部电极之间的第一晶体管，其中，所述第一晶体管的源极区域或漏极区域通...

【专利技术属性】
技术研发人员：马礼修，杨世海，贾汉中，杨柏峰，吕俊颉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：