铁电随机访问存储器器件和方法技术

本公开涉及铁电随机访问存储器器件和方法。一种形成半导体器件的方法，包括：形成突出高于衬底的第一鳍；在第一鳍之上形成第一源极/漏极区域；第一鳍之上，在第一源极/漏极区域之间形成第一多个纳米结构；在第一多个纳米结构周围形成第一栅极结构；以及在第一栅极结构之上并且与第一栅极结构电耦合地形成第一铁电电容器。铁电电容器。

【技术实现步骤摘要】
铁电随机访问存储器器件和方法


[0001]本公开涉及铁电随机访问存储器器件和方法。

技术介绍

[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。大部分情况下，集成密度的这种提高来自最小特征尺寸的不断减小，这允许更多的组件能够被集成到给定面积中。
[0003]鳍式场效应晶体管(FinFET)器件正在变得广泛用于集成电路中。FinFET器件具有三维结构，该三维结构包括从衬底突出的半导体鳍。栅极结构(该栅极结构被配置为控制FinFET器件的导电沟道内的电荷载流子的流动)包着半导体鳍。例如，在三栅极FinFET器件中，栅极结构包着绕半导体鳍的三个侧，从而在半导体鳍的三个侧上形成导电沟道。栅极全环绕场效应晶体管(GAA FET，gate-all-around field-effect transistor)器件也正在变得越来越普遍。GAA FET器件具有在半导体鳍之上形成的纳米结构(例如，纳米线、纳米片)。纳米结构用作器件的沟道区域，并且在纳米结构周围形成栅极电极以控制GAA FET器件。与FinFET器件相比，GAA FET器件可以进一步增强栅极对于各个沟道区域的可控性，这进而提供了比FinFET器件更多的优势，例如，更低的泄漏电流、更高的导通电流与关断电流的比率等。
[0004]铁电随机存取存储器(FeRAM或FRAM)由于其快速的读取/写入速度和小尺寸而成为下一代非易失性存储器的候选者。在单晶体管单电容器(1T-1C)FeRAM结构中，FeRAM存储器单元包括晶体管(例如，GAA FET)和电耦合到该晶体管的铁电电容器。现有的FeRAM结构用于调整所形成的FeRAM器件的特性的调整能力有限。在本领域中需要能够实现高度灵活的调整能力和高集成密度的FeRAM结构。

技术实现思路

[0005]根据本公开的一个实施例，提供了一种形成半导体器件的方法，所述方法包括：形成突出高于衬底的第一鳍；在所述第一鳍之上形成第一源极/漏极区域；在所述第一鳍之上，在所述第一源极/漏极区域之间形成第一多个纳米结构；在所述第一多个纳米结构周围形成第一栅极结构；以及在所述第一栅极结构之上并且与所述第一栅极结构电耦合地形成第一铁电电容器。
[0006]根据本公开的另一实施例，提供了一种形成半导体器件的方法，所述方法包括：形成突出高于衬底的第一鳍和第二鳍，所述第一鳍与所述第二鳍平行；在所述第一鳍之上形成第一多个纳米结构，所述第一多个纳米结构包括彼此分开的第一数量的第一半导体材料的层；在所述第二鳍之上形成第二多个纳米结构，所述第二多个纳米结构包括彼此分开的第二数量的所述第一半导体材料的层，所述第二数量小于所述第一数量；在所述第一多个纳米结构的相对端上形成第一源极/漏极区域；在所述第二多个纳米结构的相对端上形成第二源极/漏极区域；在所述第一多个纳米结构周围形成第一栅极结构；以及在所述第二多
个纳米结构周围形成第二栅极结构。
[0007]根据本公开的又一实施例，提供了一种半导体器件，包括：衬底；第一鳍，在所述衬底之上；第一多个纳米结构，在所述第一鳍之上，所述第一多个纳米结构包括第一数量的第一半导体材料的层；第一栅极结构，围绕所述第一多个纳米结构；第二鳍，在所述衬底之上且与所述第一鳍相邻；第二多个纳米结构，在所述第二鳍之上，所述第二多个纳米结构包括第二数量的所述第一半导体材料的层，所述第二数量不同于所述第一数量；以及第二栅极结构，围绕所述第二多个纳米结构。
附图说明
[0008]在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。
[0009]图1示出了根据一些实施例的三维视图中的栅极全环绕场效应晶体管(GAA FET)器件的示例。
[0010]图2、图3A、图3B、图4A、图4B、图5A、图5B、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A和图14B是根据实施例的FeRAM器件在各个制造阶段的横截面视图。
[0011]图15示出了根据另一个实施例的FeRAM器件的横截面视图。
[0012]图16是根据一些实施例的形成半导体器件的方法的流程图。
具体实施方式
[0013]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。
[0014]此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。在本文的整个讨论中，除非另有说明，否则不同附图中的相同附图标记是指使用(一个或多个)相同或相似材料通过相同或相似方法形成的相同或相似组件。
[0015]根据一些实施例，通过在鳍之上形成层堆叠来形成1T-1C FeRAM器件，其中，层堆叠包括第一半导体材料和第二半导体材料的交替层。在层堆叠之上和鳍之上形成虚设栅极结构，沿着虚设栅极结构的侧壁形成栅极间隔件，并且在虚设栅极结构的相反侧的层堆叠中形成源极/漏极区域。然后去除虚设栅极结构以暴露层堆叠在虚设栅极结构之下的部分。接下来，从层堆叠中至少去除第二半导体材料的顶层。接下来，通过选择性蚀刻工艺去除第一半导体材料，并且第二半导体材料的剩余层形成多个纳米结构(例如，纳米片或纳米线)。
然后，在纳米结构之上和周围形成金属栅极结构，并且在金属栅极结构之上并且与金属栅极结构电耦合地形成铁电电容器，以形成1T-1C FeRAM存储器单元。所公开的实施例在调整1T-1C存储器单元中的GAA FET的沟道区域的面积方面提供了更大的灵活性，从而允许GAA FET的沟道区域的面积与铁电电容器中的铁电层的面积之间的较大差异(例如，较大比率)，这有利地增加了所形成的FeRAM存储器单元的阈值电压偏移，使得FeRAM器件的读取操作更容易，并且对器件变型具有更大容忍度。
[0016]图1示出了根据一些实施例的三维视图中的栅极全环绕场效应晶体管(GAA FET)器件30的示例。GAA FET器件30包括衬底50和在衬底50之上的多个鳍结构，其中，每个鳍结构包括突出高于衬底50的半导体鳍90(也称为鳍)，以及在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，所述方法包括：形成突出高于衬底的第一鳍；在所述第一鳍之上形成第一源极/漏极区域；在所述第一鳍之上，在所述第一源极/漏极区域之间形成第一多个纳米结构；在所述第一多个纳米结构周围形成第一栅极结构；以及在所述第一栅极结构之上并且与所述第一栅极结构电耦合地形成第一铁电电容器。2.根据权利要求1所述的方法，其中，形成所述第一多个纳米结构包括：在所述第一鳍之上形成第一层堆叠，所述第一层堆叠包括第一半导体材料和第二半导体材料的交替层；以及在形成所述第一源极/漏极区域之后，选择性地去除所述第一层堆叠的所述第一半导体材料，其中，在选择性去除之后，所述第一层堆叠的所述第二半导体材料保留以形成所述第一多个纳米结构。3.根据权利要求2所述的方法，其中，形成所述第一多个纳米结构还包括：在选择性地去除所述第一半导体材料之前，至少去除所述第一层堆叠的所述第二半导体材料的顶层。4.根据权利要求3所述的方法，其中，去除所述第二半导体材料的顶层包括：在所述第一层堆叠周围形成掩模层，所述掩模层比所述第一层堆叠从所述衬底延伸得更远；使所述掩模层凹陷以至少暴露所述第一层堆叠的所述第二半导体材料的顶层；以及使用对所述第二半导体材料具有选择性的蚀刻剂来执行蚀刻工艺，以至少去除所述第二半导体材料的经暴露的顶层。5.根据权利要求3所述的方法，其中，形成所述第一栅极结构包括：在所述第一多个纳米结构周围形成栅极电介质层；以及在所述栅极电介质层周围形成导电材料以形成栅极电极，其中，所述栅极电极在所述第二半导体材料的经去除的顶层的第一位置处具有第一宽度，其中，所述栅极电极在所述第一多个纳米结构之间的第二位置处具有第二宽度，其中，所述第一宽度大于所述第二宽度。6.根据权利要求2所述的方法，其中，形成所述第一多个纳米结构还包括：在形成所述第一层堆叠之后且在所述选择性去除之前：使所述第一半导体材料的端部凹陷以在所述第一半导体材料中形成凹槽；以及在所述...

【专利技术属性】
技术研发人员：杨柏峰，杨世海，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：