包括去耦电容器的半导体封装制造技术

包括去耦电容器的半导体封装。一种半导体封装包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上接地电极板，其设置在基层的上表面上方并且被配置为将接地电压传输到半导体芯片；以及虚设电源图案，其设置在上接地电极板中并且具有由上接地电极板围绕并与上接地电极板间隔开的侧表面，并且在虚设电源图案和上接地电极板之间具有绝缘材料。从上接地电极板到半导体芯片的接地电压传输路径与虚设电源图案间隔开。间隔开。间隔开。

【技术实现步骤摘要】
包括去耦电容器的半导体封装


[0001]本专利文献涉及半导体封装，更具体地，涉及一种包括去耦电容器的半导体封装。

技术介绍

[0002]近来，对半导体装置的高速操作和大容量数据处理的需求增加。为此，需要增加同时传输到半导体装置的信号的数量或者信号传输速度。
[0003]然而，存在随着半导体装置以更高速操作以及同时传输的信号的数量增加，电源/接地噪声增加的问题。为了解决该问题，目前广泛使用通过添加去耦电容器来使电源/接地供应稳定的方法。

技术实现思路

[0004]在实施方式中，一种半导体封装可包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上接地电极板，其设置在基层的上表面上方并且被配置为将接地电压传输到半导体芯片；以及虚设电源图案，其设置在上接地电极板中并且具有由上接地电极板围绕并与上接地电极板间隔开的侧表面，并且在虚设电源图案和上接地电极板之间具有绝缘材料。从上接地电极板到半导体芯片的接地电压传输路径与虚设电源图案间隔开。
[0005]在另一实施方式中，一种半导体封装可包括基板和设置在基板上方的半导体芯片。该基板包括：基层，其包括面向半导体芯片的上表面；上电源电极板，其设置在基层的上表面上方并且被配置为将电源电压传输到半导体芯片；以及虚设接地图案，其设置在上电源电极板中并且具有由上电源电极板围绕并与上电源电极板间隔开的侧表面，并且在虚设接地图案和上电源电极板之间具有绝缘材料。从上电源电极板到半导体芯片的电源电压传输路径与虚设接地图案间隔开。/>附图说明
[0006]图1A和图1B是例示了根据本公开的实施方式的半导体封装的基板的上布线层和下布线层的平面图。
[0007]图1C是例示了根据本公开的实施方式的半导体封装的半导体芯片的平面图。
[0008]图2是参考图1A和图1B的线A-A
’
截取的横截面图。
[0009]图3是参考图1A和图1B的线B-B
’
截取的横截面图。
[0010]图4是参考图1A和图1B的线C-C
’
截取的横截面图。
[0011]图5是参考图1A和图1B的线D-D
’
截取的横截面图。
[0012]图6是参考图1A和图1B的线E-E
’
截取的横截面图。
[0013]图7是例示了根据本公开的另一实施方式的虚设电源图案和接地电极板的形状的平面图。
[0014]图8示出例示了采用包括根据实施方式的半导体封装的存储卡的电子系统的框
图。
[0015]图9示出例示了包括根据实施方式的半导体封装的另一电子系统的框图。
具体实施方式
[0016]以下，将参照附图详细描述本公开的实施方式的各种示例。
[0017]附图可能未必按比例，在一些情况下，附图中的至少一些结构的比例可能已被夸大，以便清楚地示出所描述的示例或实现方式的特定特征。在以多层结构呈现具有两个或更多个层的附图或描述中的特定示例时，如所示的这些层的相对位置关系或布置层的顺序反映了所描述或示出的示例的特定实现方式，不同的相对位置关系或布置层的顺序可能是可能的。另外，多层结构的所描述或示出的示例可能没有反映该特定多层结构中所存在的所有层(例如，两个所示层之间可存在一个或更多个附加层)。作为特定示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“上方”或者在基板“上”或“上方”时，第一层可直接形成在第二层或基板上，但也可表示第一层和第二层或基板之间可存在一个或更多个其它中间层的结构。
[0018]以下，将参照图1A至图6描述根据本公开的实施方式的半导体封装。
[0019]图1A和图1B是示出根据本公开的实施方式的半导体封装的基板的上布线层和下布线层的平面图，图1C是示出根据本公开的实施方式的半导体封装的半导体芯片的平面图。作为参考，为了描述方便，图1A中还示出半导体芯片。另外，图1A和图1B中示出上布线层和下布线层之间的通孔。图1C示出半导体芯片的下表面。图2至图5是示出根据本公开的实施方式的半导体封装的横截面图。图2是参考图1A和图1B的线A-A
’
截取的横截面图，图3是参考图1A和图1B的线B-B
’
截取的横截面图，图4是参考图1A和图1B的线C-C
’
截取的横截面图，图5是参考图1A和图1B的线D-D
’
截取的横截面图，图6是参考图1A和图1B的线E-E
’
截取的横截面图。与线A-A
’
和线B-B
’
平行的方向将被称为第一方向，与线C-C
’
和线D-D
’
平行并与第一方向垂直的方向将被称为第二方向。如果需要，将参照全部或部分附图进行描述。
[0020]首先，参照图2至图6，本实施方式的半导体封装可包括基板100和设置在基板100上方的半导体芯片200。
[0021]这里，基板100可具有电路和/或布线结构以用于半导体芯片200与下述外部连接端子(参见图3的“300”)之间的电信号传输。作为示例，基板100可以是印刷电路板(PCB)。
[0022]半导体芯片200可在基板100上方与基板100的一部分交叠。一起参照图1A和图1C，半导体芯片200可包括布置在第二方向上的第一区域200A和第二区域200B。第一区域200A可以是与上接地电极板120A(将稍后描述)交叠的区域，第二区域200B可以是与上电源电极板120B(将稍后描述)交叠的区域。
[0023]另外，半导体芯片200可从基板100接收各种电源或信号并相应地执行各种操作。为此，进一步参照图1C，半导体芯片200可包括多个连接端子210以用于连接到基板100并从基板100接收电源或信号。作为示例，连接端子210可以是形成在半导体芯片200的面向基板100的下表面上方的导电凸块。连接端子210可包括设置在第一区域200A中的第一连接端子210A和设置在第二区域200B中的第二连接端子210B。作为示例，第一连接端子210A的数量和第二连接端子210B的数量可相同。另外，作为示例，第一连接端子210A可沿着第一方向布置成一排，第二连接端子210B可沿着第一方向布置成一排。然而，第一区域200A和第二区域
200B中的连接端子210的形状、布置、数量等可不同地修改。第一连接端子210A可包括施加有电源电压的第一电源端子212A、施加有信号的第一信号端子213A和施加有接地电压的第一接地端子214A。另外，第二连接端子210B可包括施加有电源电压的第二电源端子212B、施加有信号的第二信号端子213B以及施加有接地电压的第二接地端子214B。
[0024]半导体芯片200可以是存储器芯片，这包括诸如NAND闪存、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)等的非易失性存储器、或者诸如动态随机存取存储器(DRAM)、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，该半导体封装包括：基板；以及半导体芯片，该半导体芯片设置在所述基板上方，其中，所述基板包括：基层，该基层包括面向所述半导体芯片的上表面；上接地电极板，该上接地电极板设置在所述基层的所述上表面上方并且被配置为将接地电压传输到所述半导体芯片；以及虚设电源图案，该虚设电源图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，在所述虚设电源图案和所述上接地电极板之间具有绝缘材料，并且其中，从所述上接地电极板到所述半导体芯片的接地电压传输路径与所述虚设电源图案间隔开。2.根据权利要求1所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，并且所述接地电压传输路径与围绕所述多个虚设电源图案的区域间隔开。3.根据权利要求1所述的半导体封装，其中，在平面图中，所述虚设电源图案具有在第一方向上的长度相对短并且在垂直于所述第一方向的第二方向上的长度相对长的条形状。4.根据权利要求3所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，并且所述多个虚设电源图案在所述第一方向上布置成一排。5.根据权利要求3所述的半导体封装，其中，所述虚设电源图案的所述侧表面包括凹部和凸部。6.根据权利要求1所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第一接地端子，所述第一接地端子与所述上接地电极板的上表面的一部分交叠和连接，并且所述虚设电源图案设置在不与所述半导体芯片交叠的区域中。7.根据权利要求1所述的半导体封装，其中，所述基板还包括：第一上信号图案和第一上电源图案，所述第一上信号图案和所述第一上电源图案各自设置在所述上接地电极板中并且具有由所述上接地电极板围绕并通过绝缘材料与所述上接地电极板间隔开的侧表面，并且其中，所述第一上信号图案被配置为将信号传输到所述半导体芯片，所述第一上电源图案被配置为将电源电压传输到所述半导体芯片，并且从所述第一上信号图案到所述半导体芯片的信号传输路径以及从所述第一上电源图案到所述半导体芯片的电源电压传输路径与所述虚设电源图案间隔开。8.根据权利要求7所述的半导体封装，其中，所述半导体芯片包括设置在所述半导体芯片的面向所述基板的下表面上的第一信号端子和第一电源端子，所述第一信号端子与所述第一上信号图案的上表面的一部分交叠和连接，所述第一电源端子与所述第一上电源图案的上表面的一部分交叠和连接，并且所述虚设电源图案设置在不与所述半导体芯片交叠的区域中。
9.根据权利要求1所述的半导体封装，其中，所述基板还包括：下接地电极板，该下接地电极板设置在所述基层的被设置为与所述基层的所述上表面相反的下表面上并且与所述上接地电极板交叠；第一接地通孔，该第一接地通孔穿透所述基层并且具有分别连接到所述上接地电极板和所述下接地电极板的两端，该第一接地通孔被配置为将所述接地电压从所述下接地电极板传输到所述上接地电极板；下电源图案，该下电源图案设置在所述下接地电极板中并且具有由所述下接地电极板围绕并与所述下接地电极板间隔开的侧表面，并且在所述下电源图案和所述下接地电极板之间具有绝缘材料；以及虚设电源通孔，该虚设电源通孔穿透所述基层并且具有分别连接到所述虚设电源图案和所述下电源图案的两端，所述虚设电源通孔被配置为将电源电压从所述下电源图案传输到所述虚设电源图案。10.根据权利要求9所述的半导体封装，其中，所述虚设电源图案包括彼此间隔开的多个虚设电源图案，所述虚设电源通孔包括分别连接到所述多个虚设电源图案的多个虚设电源通孔，并且所述下电源图案具有与所有所述多个虚设电源通孔交叠的板形状。11.根据权利要求9所述的半导体封装，其中，所述基板还包括：第一上电源图案，该第一上电源图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，并且在所述第一上电源图案和所述上接地电极板之间具有绝缘材料；以及第一电源通孔，该第一电源通孔穿透所述基层并且具有分别连接到所述第一上电源图案和所述下电源图案的两端，该第一电源通孔被配置为将所述电源电压从所述下电源图案传输到所述第一上电源图案，其中，从所述下电源图案到所述第一电源通孔的电源电压传输路径与所述虚设电源通孔间隔开。12.根据权利要求9所述的半导体封装，其中，所述基板还包括：第一上信号图案，该第一上信号图案设置在所述上接地电极板中并且具有由所述上接地电极板围绕并与所述上接地电极板间隔开的侧表面，并且在所述第一上信号图案和所述上接地电极板之间具有绝缘材料；第一下信号图案，该第一下信号图案设置在所述下接地电极板中并且具有由所述下接地电极板围绕并与所述下接地电极板间隔开的侧表面，并且在所述第一下信号图案和所述下接地电极板之间具有绝缘材料；以及第一信号通孔，该第一信号通孔穿透所述基层并且具有分别连接到所述第一上信号图案和所述第一下信号图案的两端。13.根据权利要求1所述的半导体封装，其中，所述基板还包括：上电源电极板，该上电源电极板设置在所述基层的所述上表面上以与所述上接地电极板间隔开，并且被配置为将电源电压传输到所述半导体芯片；以及虚设接地图案，该虚设接地图案设置在所述上电源电极板中并且具有由所述上电源电极板围绕并与所述上电源电极板间隔开的侧表面，并且在所述虚设接地图案和所述上电源
电极板之间具有绝缘材料，其中，从所述上电源电极板到所述半导体芯片的电源电压传输路径与所述虚设接地图案间隔开。14.根据权利要求13所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且所述电源电压传输路径与围绕所述多个虚设接地图案的区域间隔开。15.根据权利要求13所述的半导体封装，其中，在平面图中，所述虚设接地图案具有在第一方向上的长度相对短并且在垂直于所述第一方向的第二方向上的长度相对长的条形状。16.根据权利要求15所述的半导体封装，其中，所述虚设接地图案包括彼此间隔开的多个虚设接地图案，并且所述多个虚设接地图案在所述第一方向上布置成一排。17.根据权利要求15所述的半导体封装，其中，所述虚设接地图案的所述侧表面包括凹部和凸部。18.根据权利要求13所述的半导体封装，其中，所述半导体芯...

【专利技术属性】
技术研发人员：李在薰，赵亨皓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：