一种隔离式接口的集成电路及其封装方法技术

本发明专利技术提供了一种隔离式的接口集成电路及方法，属于集成电路技术领域。包括设置于第一基岛上的数字通道原端芯片DIE1以及电源通道原端芯片DIE5，设置于第二基岛上的数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3和总线接口芯片DIE4以及设置于第三基岛上的电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7；所述第一基岛、第二基岛以及第三基岛之间相互隔离。本发明专利技术提供了一种工艺简单、低成本的多DIE集成隔离式接口的封装方法，本发明专利技术把隔离式DC

【技术实现步骤摘要】
一种隔离式接口的集成电路及其封装方法


[0001]本专利技术属于集成电路
，尤其涉及一种隔离式接口的集成电路及其封装方法。

技术介绍

[0002]不同的电子设备之间或者相同设备内部不同电子元件之间要进行有效通讯，必须同时遵守一定的总线标准，某些总线标准，例如RS
‑
485、RS
‑
232、RS
‑
422、CAN等标准，规定了总线接口的电气特性，而具有该电气特性的集成电路芯片被称之为总线接口芯片。为了有效减少设备之间、电子元件之间以及总线引入的干扰与噪声，总线接口芯片可以与数字隔离器配合使用，利用数字隔离器把干扰消除掉。要实现总线接口芯片与数字隔离器的相结合，有两种方式：一种是把总线接口芯片裸片与数字隔离器芯片裸片分别进行封装，然后在电路板上进行电气连接，该方式的缺点是体积大，集成度小；另一种方式是把总线接口芯片裸片与数字隔离器芯片裸片集成在同一封装内，做成隔离式接口芯片，该方式的优点是集成度高，体积小，但同时也对封装的尺寸提出了要求。
[0003]然而，对于多DIE集成封装的隔离式接口芯片，现有的设计方法是所有DIE的排列方向垂直于管脚排列方向`(如图1所示)。在图1中，DIE1、DIE2和DIE3为实现数字隔离器功能的芯片组，DIE4为接口芯片。为了保证隔离能力，基岛A和基岛B之间需要保持一定距离，同时矩形裸片DIE1、DIE2、DIE3和DIE4本身又具有一定宽度，从而使得两列管脚之间的距离太大，从而使得芯片的宽度太大，即使使用SOIC宽体封装也难以满足要求。同时，该封装没有集成隔离式DC
‑
DC电源，从而使得芯片原端与副端都需要提供电源。在电力自动化、仪器仪表、电机控制、工业测量、汽车车体通讯、航天航空以及医疗等众多领域里，电子系统的很多数据接口及功率模块都需要用隔离器来保护核心电路，被隔离开的电路之间要求能够承受一定的电压差(1KV～5KV)，并且能够进行信号的隔离传输。同时，出于小型化的考虑，对芯片尺寸也有一定要求。

技术实现思路

[0004]针对现有技术中的上述不足，本专利技术提供的一种隔离式接口的集成电路及其封装方法，把隔离式DC
‑
DC电源与隔离式接口芯片集成在一起，使得芯片仅需在原端供电，无需在副端提供额外电源。
[0005]为了达到以上目的，本专利技术采用的技术方案为：
[0006]本方案提供一种隔离式的接口集成电路，包括设置于第一基岛上的数字通道原端芯片DIE1以及电源通道原端芯片DIE5，设置于第二基岛上的数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3和总线接口芯片DIE4以及设置于第三基岛上的电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7；
[0007]所述第一基岛、第二基岛以及第三基岛之间相互隔离；所述数字通道原端芯片DIE1和数字通道隔离器件芯片DIE2之间形成电路连接；所述数字通道隔离器件芯片DIE2和
数字通道副端芯片DIE3之间形成电路连接；所述数字通道副端芯片DIE3和总线接口芯片DIE4之间形成电路连接；所述电源通道原端芯片DIE5和电源通道隔离器件芯片DIE6之间形成电路连接；所述电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7之间形成电路连接。
[0008]进一步地，所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3、总线接口芯片DIE4、电源通道原端芯片DIE5电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7均为矩形芯片。
[0009]再进一步地，所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的排列方向均与集成电路管脚所在的边平行，且所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的矩形长边方向与集成电路管脚所在的边垂直。
[0010]再进一步地，所述总线接口芯片DIE4放置于数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的旁边，且所述总线接口芯片DIE4的矩形长边分别与数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的排列方向相平行。
[0011]再进一步地，所述电源通道原端芯片DIE5、电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7并列排列，且排列方向与集成电路管脚所在的边相垂直，所述电源通道原端芯片DIE5、电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7的矩形长边方向与集成电路管脚所在的边相平行。
[0012]再进一步地，所述数字通道的原端芯片DIE1上分别引出有VCC引脚、RxD引脚、RE引脚、DE引脚、TxD引脚以及GND1引脚；所述数字通道副端芯片DIE3上引出有GND2引脚；所述总线接口芯片DIE4上分别引出有VCC2IN引脚、A引脚、B引脚、Z引脚、Y引脚以及GND2引脚；所述电源通道原端芯片DIE5上分别引出有VCC引脚以及GND1引脚；所述电源通道副端芯片DIE7上分别引出有VCC2OUT引脚以及GND2引脚。
[0013]再进一步地，所述电源通道副端芯片DIE7和电源通道隔离器件芯片DIE6为隔离式DC
‑
DC电源，并为所述数字通道副端芯片DIE3以及总线接口芯片DIE4供电。
[0014]本专利技术还公开了一种隔离式的接口集成电路封装方法，包括以下步骤：
[0015]S1、分别将数字通道的原端芯片DIE1、数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3、总线接口芯片DIE4、电源通道原端芯片DIE5、电源通道副端芯片DIE7和电源通道隔离器件芯片DIE6分为三组；
[0016]S2、将第一组、第二组以及第三组分别安装于相互隔离的基岛上；
[0017]S3、将数字通道原端芯片DIE1以及电源通道原端芯片DIE5设置于第一基岛上，将数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3和总线接口芯片DIE4设置于第二基岛上以及将电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7设置于第三基岛上；
[0018]S4、将数字通道的原端芯片DIE1、数字通道隔离器件芯片DIE2以及数字通道副端芯片DIE3的排列方向设置为平行于集成电路管脚所在的边，并保证所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的矩形长边方向与集成电路管脚所在的边垂直；
[0019]S5、将总线接口芯片DIE4放置于数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的旁边，并保证总线接口芯片DIE4的矩形长边分别平行于数字通道的原端芯片DIE1、
数字通道隔离器件芯片DIE2以及数字通道副端芯片DIE3的排列方向；
[0020]S6、将所述电源通道原端芯片DIE5、电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7并列排列，且排列方向与集成电路管脚所在的边相垂直，并保证所述电源通道原端芯片DIE5、电源通道隔离器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种隔离式的接口集成电路，其特征在于，包括设置于第一基岛上的数字通道原端芯片DIE1以及电源通道原端芯片DIE5，设置于第二基岛上的数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3和总线接口芯片DIE4以及设置于第三基岛上的电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7；所述第一基岛、第二基岛以及第三基岛之间相互隔离；所述数字通道原端芯片DIE1和数字通道隔离器件芯片DIE2之间形成电路连接；所述数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3之间形成电路连接；所述数字通道副端芯片DIE3和总线接口芯片DIE4之间形成电路连接；所述电源通道原端芯片DIE5和电源通道隔离器件芯片DIE6之间形成电路连接；所述电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7之间形成电路连接。2.根据权利要求1所述的隔离式的接口集成电路，其特征在于，所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2、数字通道副端芯片DIE3、总线接口芯片DIE4、电源通道原端芯片DIE5电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7均为矩形芯片。3.根据权利要求2所述的隔离式的接口集成电路，其特征在于，所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的排列方向均与集成电路管脚所在的边平行，且所述数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的矩形长边方向与集成电路管脚所在的边垂直。4.根据权利要求3所述的隔离式的接口集成电路，其特征在于，所述总线接口芯片DIE4放置于数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的旁边，且所述总线接口芯片DIE4的矩形长边分别与数字通道原端芯片DIE1、数字通道隔离器件芯片DIE2和数字通道副端芯片DIE3的排列方向相平行。5.根据权利要求4所述的隔离式的接口集成电路，其特征在于，所述电源通道原端芯片DIE5、电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7并列排列，且排列方向与集成电路管脚所在的边相垂直，所述电源通道原端芯片DIE5、电源通道隔离器件芯片DIE6和电源通道副端芯片DIE7的矩形长边方向与集成电路管脚所在的边相平行。6.根据权利要求5所述的隔离式的接口集成电路，其特征在于，所述数字通道的原端芯片DIE1上分别引出有VCC引脚、RxD引脚、RE引脚、DE引脚、TxD引脚以及GND1引脚；所述数字通道副端芯片DIE3上引出有GND2引脚；所述总线接口芯片DIE4上分别引出有VCC2IN引脚、A引脚、B引脚、Z引脚、Y引脚以及GND2引脚；所述电源通道原端芯片DIE5上分别引出有VCC引脚以及GND1引脚；所述电源通道副端芯片DIE7上分别引出有VCC2OUT引脚以及GND2引脚。7.根据权利要求6所述的隔离式的接口集成电路，其特征在于，所述电...

【专利技术属性】
技术研发人员：文守甫，罗和平，王佐，高雨竹，袁思彤，
申请(专利权)人：成都市硅海武林科技有限公司，
类型：发明
国别省市：