一种高低压隔离结构的输入端电路以及FPGA芯片制造技术

本发明专利技术公开了一种高低压隔离结构的输入端电路以及FPGA芯片，所述输入端电路包括使能信号生成模块、高压开关管、反相模块和二输入与非门；使能信号生成模块的输出端用于在FPGA反熔丝编程状态时输出低电平的使能信号，以及在FPGA工作状态时输出第一高电平的使能信号；高压开关管用于在使能信号为低电平时，断开反熔丝器件的正极板与反相模块的输入端之间的连接，在使能信号为第一高电平时，接通反熔丝器件的正极板与反相模块的输入端之间连接；反相模块的输出端与二输入与非门的第一输入端连接，二输入与非门的第二输入端用于接收使能信号；二输入与非门的输出端用于与逻辑模块的输入端连接。输入端连接。输入端连接。

【技术实现步骤摘要】
一种高低压隔离结构的输入端电路以及FPGA芯片


[0001]本专利技术属于反熔丝FPGA电路设计
，具体涉及一种高低压隔离结构的输入端电路以及FPGA芯片。

技术介绍

[0002]反熔丝器件(anti
‑
fuse)是一次性可编程器件(one time programmable device) 。反熔丝器件是由两个导电极板及介于导电极板之间的介质层构成的半导体器件。未编程时，导电极板被介质层隔开，反熔丝两端断路；编程时，外加高电压至反熔丝器件的正极板，GND加到反熔丝器件的负极板，介质层被高电压击穿，两侧的导电极板之间形成电连接，介质层熔通且形成低阻通路。这种熔通过程在物理上是一次性的、永久性的，且不可逆的。由此可见，反熔丝器件的编程是物理击穿介质层的过程，需要外加高压和较大电流，其中，编程电压典型值为14V，编程电流典型值为10mA。
[0003]反熔丝器件存在于反熔丝FPGA芯片内部的各个逻辑模块之间，逻辑模块的输入端或输出端均直接与反熔丝器件的一个极板相连，因此反熔丝FPGA内部逻辑模块之间的连接是通过编程反熔丝器件来实现的。如图1示出了反熔丝器件与逻辑模块连接的一种典型结构图。
[0004]然而，反熔丝FPGA芯片内部的逻辑模块普遍为低压电路，工作电压VCC的典型值为5V或3.3V，甚至更低。为了防止反熔丝器件在编程状态时，逻辑模块的低压结构被反熔丝阵列的编程高压（编程电压Vpp）击穿，有必要对反熔丝器件的高压源输入级增设包含耐压高压管的高低压隔离结构输入端电路，用于实现反熔丝FPGA在编程状态时，逻辑模块内部的低压结构与高压源之间的电压隔离。该高低压隔离结构满足下述条件：a、长时间承受编程高压，并具有一定裕度；b、反熔丝器件在编程状态时，耐压高压管截止不导通，将编程高压和内部逻辑模块隔开；c、反熔丝FPGA正常工作状态时，耐压高压管导通，不影响逻辑模块之间的信号传输；d、耐压高压管面积应尽量小，满足FPGA芯片版图设计的面积要求。
[0005]如图2示出了现有技术中高低压隔离结构输入端电路的一种典型电路图。HVNMOS管为耐高压NMOS管，HVNMOS管的栅极用于接入使能信号，HVNMOS管的漏极用于与反熔丝器件的正极板连接，用于接入输入信号INPUT，HVNMOS管的源极用于与逻辑模块的输入端连接。HVNMOS管可承受编程高电压，当反熔丝器件编程状态时，使能信号设置为低电平，HVNMOS管截止，当反熔丝FPGA芯片处于正常工作状态时，使能信号设置为高电平，输入信号INPUT可通过HVNMOS输入到逻辑模块的输入端。该电路存在如下两个问题：在反熔丝器件编程状态时，逻辑模块的端口可能出现浮空，浮空产生的不定态大大增加了逻辑模块的静态电流；反熔丝FPGA芯片处于正常工作状态时，输入信号INPUT的高电平电压一般设置为与使能信号的高电平电压相同，均设为FPGA芯片的工作电压VCC，工作电压VCC一般为5V，HVNMOS管工作在饱和区，输入信号INPUT从HVNMOS管的漏极传输至HVNMOS管的源极的过程中，将产生阈值电压损失，普通耐高压NMOS管的阈值电压在1V左右，那么输入逻辑模块的高电平最高电压仅为4V，此种输入波形的失真，将严重影响FPGA芯片的频率特性。

技术实现思路

[0006]本专利技术的目的在于克服现有技术的一项或多项不足，提供一种高低压隔离结构的输入端电路以及FPGA芯片。
[0007]本专利技术的目的是通过以下技术方案来实现的：第一方面本专利技术的第一方面提供了一种高低压隔离结构的输入端电路，所述输入端电路用于分别与FPGA内部逻辑模块的输入端和反熔丝器件的正极板连接，所述反熔丝器件的正极板用于在FPGA反熔丝编程状态时接收FPGA内部生成的编程电压Vpp，所述反熔丝器件的正极板还用于在FPGA工作状态时接收FPGA内部生成的传输信号；所述输入端电路包括使能信号生成模块、高压开关管、反相模块和二输入与非门；所述使能信号生成模块的输出端用于在FPGA反熔丝编程状态时输出低电平的使能信号，以及在FPGA工作状态时输出第一高电平的使能信号；所述高压开关管用于在所述使能信号为低电平时，断开反熔丝器件的正极板与所述反相模块的输入端之间的连接，在使能信号为第一高电平时，接通反熔丝器件的正极板与所述反相模块的输入端之间连接；所述反相模块的输出端与所述二输入与非门的第一输入端连接，所述二输入与非门的第二输入端用于接收所述使能信号；所述二输入与非门的输出端用于与所述逻辑模块的输入端连接。
[0008]优选地，所述高压开关管为隔离型耐压NMOS管，所述耐压NMOS管的栅极用于与所述使能信号生成模块的输出端连接，耐压NMOS管的漏极用于与反熔丝器件的正极板连接，耐压NMOS管的源极与所述反相模块的输入端连接。
[0009]优选地，处于高电平时的所述传输信号的电压值等于FPGA内部的工作电压VCC；所述使能信号生成模块包括可控电荷泵，所述可控电荷泵的输入端用于接收FPGA内部生成的第一控制信号，所述可控电荷泵的输出端分别与耐压NMOS管的栅极和二输入与非门的第二输入端连接，所述可控电荷泵的时钟触发端用于接收FPGA内部生成的时钟信号；所述第一控制信号为低电平时，可控电荷泵不工作；所述第一控制信号为第二高电平时，可控电荷泵根据所述时钟信号对所述第二高电平进行升压，升压后得到电压值为所述第一高电平的使能信号，所述第二高电平的电压值等于FPGA内部的工作电压VCC。
[0010]优选地，所述使能信号生成模块还包括调压模块，所述调压模块的输入端和所述可控电荷泵的输出端连接，调压模块的输出端接地，所述调压模块用于降低所述使能信号的电压；当所述第一控制信号为第二高电平时，降低后的使能信号的电压始终大于所述工作电压VCC，且与所述工作电压VCC的压差大于所述耐压NMOS管的阈值电压。
[0011]优选地，所述可控电荷泵为倍压器结构或四阶Dickson电荷泵。
[0012]优选地，所述反相模块包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极用于接收工作电压VCC，第一PMOS管的栅极分别与所述耐压NMOS管的源极和所述第一NMOS管的栅极连接，第一PMOS管的漏极与所述第一NMOS管的漏极连接，第一NMOS管的源极接地。
[0013]优选地，所述二输入与非门包括第二PMOS管、第三PMOS管、第二NMOS管和第三NMOS管；所述第二PMOS管的栅极与使能信号生成模块的输出端连接，第二PMOS管的源极用于接收FPGA内部的工作电压VCC，第二PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的栅
极与第二PMOS管的栅极连接，第二NMOS管的源极与所述第三NMOS管的漏极连接，第三NMOS管的栅极与所述反相模块的输出端连接，第三NMOS管的源极接地，所述第三PMOS管的栅极与第三NMOS管的栅极连接，第三PMOS管的源极用于接收工作电压VCC，第三PMOS管的漏极分别与第二NMOS管的漏极和所述逻辑模块的输入端连接。
[0014]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高低压隔离结构的输入端电路，所述输入端电路用于分别与FPGA内部逻辑模块的输入端和反熔丝器件的正极板连接，所述反熔丝器件的正极板用于在FPGA反熔丝编程状态时接收FPGA内部生成的编程电压Vpp，所述反熔丝器件的正极板还用于在FPGA工作状态时接收FPGA内部生成的传输信号；其特征在于，所述输入端电路包括使能信号生成模块、高压开关管、反相模块和二输入与非门；所述使能信号生成模块的输出端用于在FPGA反熔丝编程状态时输出低电平的使能信号，以及在FPGA工作状态时输出第一高电平的使能信号；所述高压开关管用于在所述使能信号为低电平时，断开反熔丝器件的正极板与所述反相模块的输入端之间的连接，在使能信号为第一高电平时，接通反熔丝器件的正极板与所述反相模块的输入端之间连接；所述反相模块的输出端与所述二输入与非门的第一输入端连接，所述二输入与非门的第二输入端用于接收所述使能信号；所述二输入与非门的输出端用于与所述逻辑模块的输入端连接。2.根据权利要求1所述的一种高低压隔离结构的输入端电路，其特征在于，所述高压开关管为隔离型耐压NMOS管，所述耐压NMOS管的栅极用于与所述使能信号生成模块的输出端连接，耐压NMOS管的漏极用于与反熔丝器件的正极板连接，耐压NMOS管的源极与所述反相模块的输入端连接。3.根据权利要求2所述的一种高低压隔离结构的输入端电路，其特征在于，处于高电平时的所述传输信号的电压值等于FPGA内部的工作电压VCC；所述使能信号生成模块包括可控电荷泵，所述可控电荷泵的输入端用于接收FPGA内部生成的第一控制信号，所述可控电荷泵的输出端分别与耐压NMOS管的栅极和二输入与非门的第二输入端连接，所述可控电荷泵的时钟触发端用于接收FPGA内部生成的时钟信号；所述第一控制信号为低电平时，可控电荷泵不工作；所述第一控制信号为第二高电平时，可控电荷泵根据所述时钟信号对所述第二高电平进行升压，升压后得到电压值为所述第一高电平的使能信号，所述第二高电平的电压值等于FPGA内部的工作电压VCC。4.根据权利要求3所述的一种高低压隔离结构的输入端电路，其特征在于，所述使能信号生成模块还包括调压模块，所述调压模块的输入端和所述可控电荷泵的输出端连接，调压模块的输出端接地，所述调压模块用于降低所述使能信号的电压；当所述第一控制信号为第二高电平时，降低后的使能信号的电压始终大于所述工作电压VCC，且与所述工作电压VCC的压差大于所述耐压NMOS管的阈值电压。5.根据权利要求3所述的一种高低压隔离结构的输入端电路，其特征在于，所述可控电荷泵为倍压器结构或四阶Dickson电荷泵。6.根据权利要求2所述的一种高低压隔离结构的输入端电路，其特征在于，所述反相模块包括第一PMOS管和第一NMOS管，所述第一PMOS管的源极用于接收工作电压VCC，第一PMOS管的栅极分别与所述耐压NMOS管的源极和所述第一NMOS管的栅极连接，第一PMOS管的漏极与所述第一NMOS管的漏极连接，第一NMOS管的源极接地。7.根据权利要求1所述的一种高低压隔离结构的输入端电路，其特征在于，所述二输入与非门包括第二PMOS管、第三PMOS管、第二NMOS管和第三NMOS管；所述第二PMOS管的栅极...

【专利技术属性】
技术研发人员：吴方明，李威，杜涛，姚广亮，兰秋建，朱建英，魏夏伊，贺源洪，
申请(专利权)人：成都市硅海武林科技有限公司，
类型：发明
国别省市：