半导体装置封装制造方法及图纸

提供了一种半导体装置封装。所述半导体装置封装包含提供第一衬底、计算单元和电力模块。所述第一衬底具有第一表面和与所述第一表面相对的第二表面。所述计算单元邻近于所述第一表面。所述计算单元包含半导体芯片。所述电力模块邻近于所述第二表面。所述电力模块包含电力元件和无源元件。所述半导体芯片、所述电力元件和所述无源元件中的每一个相对于彼此竖直布置，并且所述无源元件组装在所述半导体芯片与所述电力元件之间。芯片与所述电力元件之间。芯片与所述电力元件之间。

【技术实现步骤摘要】
半导体装置封装


[0001]本公开涉及一种半导体装置封装，并且更具体地涉及一种具有无源元件的半导体装置封装。

技术介绍

[0002]对于高性能计算或人工智能(AI)计算，当电流消耗随着金属线宽度不断减小而增加时，功率损耗和IR下降是电力路由的主要问题。为了提高如CPU、GPU、TPU等用于高性能计算的电力递送系统的整体效率，降低功率损耗和增强热传导起关键作用。
[0003]常规地，侧向电力递送系统与高性能计算半导体封装集成，从而产生长电力路由路径。当电流消耗较高时，长电力路由路径会产生较大的功率损耗和较大的IR下降。整体功率效率降低引发的恶性循环(包含过量热负担、导致电流减少的过热保护)，需要更多的电压调节器模块(VRM)来满足电力需求，从而使材料成本账单更高。需要新的封装架构通过缩短电力递送路由来打破所述恶性循环。

技术实现思路

[0004]根据本公开的一些实施例，一种半导体装置封装包含提供第一衬底、计算单元和电力模块。所述第一衬底具有第一表面和与所述第一表面相对的第二表面。所述计算单元邻近于所述第一表面。所述计算单元包含半导体芯片。所述电力模块邻近于所述第二表面。所述电力模块包含电力元件和无源元件。所述半导体芯片、所述电力元件和所述无源元件中的每一个相对于彼此竖直布置，并且所述无源元件组装在所述半导体芯片与所述电力元件之间。
[0005]根据本公开的一些实施例，一种半导体装置封装包含衬底、计算单元、电力模块和无源元件。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述计算单元邻近于所述第一表面。所述计算单元包含半导体芯片。所述电力模块邻近于所述第二表面。所述电力模块包含电力元件和与所述电力元件堆叠的电感器。所述无源元件位于所述电力模块之上。所述半导体芯片、所述电力模块和所述无源元件中的每一个相对于彼此竖直布置，并且所述电感器组装在所述半导体芯片与所述电力元件之间。
[0006]根据本公开的一些实施例，一种半导体装置封装包含衬底、计算单元、电力模块和无源元件。所述衬底具有第一表面和与所述第一表面相对的第二表面。所述计算单元邻近于所述第一表面。所述计算单元包含半导体芯片和所述衬底下面的印刷电路板(PCB)。所述PCB包含第三表面和与所述第三表面相对的第四表面。所述电力模块邻近于所述第四表面。所述电力模块包含所述第四表面上的电力元件和嵌入在所述PCB中的电感器。所述无源元件位于所述电力模块之上。所述半导体芯片、所述电力模块、所述PCB和所述无源元件中的每一个相对于彼此竖直布置。
附图说明
[0007]当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
[0008]图1是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0009]图2是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0010]图3是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0011]图4是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0012]图5是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0013]图6是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0014]图7是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0015]图8是根据本公开的一些实施例的半导体装置封装的横截面视图。
[0016]图9是示出了根据本公开的一些实施例的半导体装置封装和对比实例的阻抗曲线。
[0017]贯穿附图和详细描述，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
[0018]以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成或安置第一特征的引用可以包含将第一特征和第二特征被形成或安置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或安置另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
[0019]下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
[0020]图1是根据本公开的一些实施例的半导体装置封装10的横截面视图。在一些实施例中，半导体装置封装10包含衬底101、计算单元(computing unit)103和电力模块(power module)104。
[0021]衬底101具有表面1011和与表面1011相对的表面1012。在一些实施例中，衬底101由例如印刷电路板(printed circuit board，PCB))(如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍的玻璃纤维基铜箔层压板)形成。衬底101可以包含用于实现组件之间的电连接的重新分布层(redistribution layer，RDL)、迹线和衬垫。在一些实施例中，衬底101可以由其它适合的载体(如引线框架)代替。另外，可以在表面1011和1012上安置介电层以充当保护衬底101上的迹线和衬垫的掩模层。
[0022]计算单元103邻近于表面1011。计算单元103可以包含半导体芯片(semiconductor die)1031、半导体芯片1032和中介层(interposer)1033。半导体芯片1031和/或1032可以组
装在中介层1033上。在一些实施例中，半导体芯片1031和/或1032可以组装在中介层1033的远离衬底101的一侧上。半导体芯片1031和1032可以是集成电路(integrated circuit，IC)芯片。在一些实施例中，半导体芯片1031可以是专用集成电路(application-specific integrated circuit，ASIC)芯片。在一些实施例中，半导体芯片1032可以是存储器。可以修改半导体芯片1031和1032的数量，并且本公开不限于此。
[0023]中介层1033可以组装在衬底101的表面1011上。中介层1033可以包含硅衬底和在其中的重新分布层(RDL)。中介层1033可以被配置成通过导电端(conductive terminal)1034将衬底101与半导体芯片1031和/或1032电连接。
[0024]导电端1034可以安置在衬底101的表面1011上。导电端1034可以安装在中介层1033的靠近衬底101的一侧上。导电端1034可以是铜柱或焊球，例如Sn球。
[0025]半导体装置封装10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置封装，其包括：第一衬底，所述第一衬底具有第一表面和与所述第一表面相对的第二表面；计算单元，所述计算单元邻近于所述第一表面，所述计算单元包括半导体芯片；电力模块，所述电力模块邻近于所述第二表面，所述电力模块包括电力元件和无源元件；其中所述半导体芯片、所述电力元件和所述无源元件中的每一个相对于彼此竖直布置，并且所述无源元件组装在所述半导体芯片与所述电力元件之间。2.根据权利要求1所述的半导体装置封装，其进一步包括：第二衬底，所述第二衬底具有第三表面和与所述第三表面相对的第四表面，所述第三表面面向所述第一衬底的所述第二表面，其中所述电力元件邻近于所述第四表面，并且所述无源元件邻近于所述第三表面。3.根据权利要求3所述的半导体装置封装，其中所述无源元件与所述第二表面和所述第三表面之一者接触。4.根据权利要求3所述的半导体装置封装，其中所述无源元件包括与所述第三表面接触的第一电气端和与所述第二表面接触的第二电气端。5.根据权利要求3所述的半导体装置封装，其进一步包括空腔衬底，所述空腔衬底位于所述第一衬底与所述第二衬底之间，所述空腔衬底的空腔容纳所述无源元件。6.根据权利要求3所述的半导体装置封装，其中所述无源元件包括电感器。7.根据权利要求1所述的半导体装置封装，其中所述无源元件包括电容器，所述电容器位于所述第一衬底与所述第二衬底之间。8.根据权利要求1所述的半导体装置封装，其中所述无源元件包括电容器，所述电容器相对于所述半导体芯片竖直布置。9.根据权利要求1所述的半导体装置封装，其进一步包括第一散热器，所述第一散热器耦接到所述计算单元。10.根据权利要求9所述的半导体装置封装，其进一步包括第二散热器，所述第二散热器耦接到所述电力模块。11.一种半导体装置封装，其包括：衬底，所述衬底具有第一表面和与所述第一表面相对的第二表面；计算单元，所述计算单元邻近于所述第一表面，所述计算单元包括半导体芯片；电力模块，所述电力模块邻近于所述第二表面，所述电力模块包括电力元件和与所述电力元件堆叠的电感...

【专利技术属性】
技术研发人员：颜瀚琦，刘盈男，郑民耀，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：