大板级扇出基板预埋芯片的低厚度封装结构的制备方法技术

本发明专利技术公开一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，包括：采用塑封层将ASIC芯片和电容封装于载板的一面；拆除载板，在塑封层的第一面制作第一介电层，将电阻粘贴在第一介电层上；对塑封层和第一介电层进行开孔处理，并在第一介电层上制作第一重布线层，在塑封层的第二面制作第二重布线层；在第一重布线层上制作第二介电层；对第二介电层进行开孔处理，并在第二介电层上制作第三重布线层；将传感器芯片置于第二重布线层上并与其电性连接。本发明专利技术将ASIC芯片通过扇出技术封装成基板，减小封装结构的厚度，防止芯片泄露，同时将电容、电阻埋入基板内，进一步减小封装结构厚度，提高整个封装结构的紧凑性。提高整个封装结构的紧凑性。提高整个封装结构的紧凑性。

【技术实现步骤摘要】
大板级扇出基板预埋芯片的低厚度封装结构的制备方法


[0001]本专利技术涉及封装
，具体涉及大板级扇出基板预埋芯片的低厚度封装结构的制备方法。

技术介绍

[0002]微机电技术(Micro
‑
Electro
‑
Mechanical Systems,简称MEMS)，是将微电子技术与机械工程融合到一起的一种工艺技术，它的操作范围在微米范围内。专用集成电路(Application Specific Integrated Circuit,简称ASIC)，在集成电路界被认为是一种专门目的而设计的集成电路。
[0003]传感器芯片与ASIC芯片的封装结构开辟了一个全新的
与产业，基于封装结构制作的微传感器等在人们所能接触到的所有领域中都有着十分广阔的应用前景。
[0004]现有技术中，一般的传感器模块中的传感器芯片与ASIC芯片的封装结构是直接将二者相对通过胶层贴合固定或焊接固定在PCB板上，如此，传感器模块在使用过程中，容易出现芯片密封泄露的情况，并且这种封装方式将导致PCB的整体封装结构厚度变厚，对于一些封装结构厚度要求高的应用场景，现有技术明显无法满足需求。

技术实现思路

[0005]本专利技术的目的在于提供一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，降低封装结构的厚度，防止芯片发生泄露，提高整个封装结构的紧凑性。
[0006]为达此目的，本专利技术采用以下技术方案：
[0007]提供一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，包括以下步骤：
[0008]S10、提供载板、ASIC芯片以及电容，采用塑封层将所述ASIC芯片和所述电容间隔封装于所述载板的一面，并使所述ASIC芯片的I/O接口朝向邻近所述载板的一侧；
[0009]S20、拆除所述载板，并提供电阻，在所述塑封层的第一面制作第一介电层，并将所述电阻粘贴在所述第一介电层上；
[0010]S30、对所述塑封层和所述第一介电层进行开孔处理，并在所述第一介电层上制作分别与所述ASIC芯片的I/O接口、所述电容的一侧以及所述电阻的两端电性连接的第一重布线层，在所述塑封层的第二面制作分别与所述第一重布线层和所述电容的另一侧电性连接第二重布线层；
[0011]S40、在所述第一重布线层上制作第二介电层，所述第二介电层包覆所述第一重布线层以及外露于所述第一重布线层的第一介电层；
[0012]S50、对所述第二介电层进行开孔处理，并在所述第二介电层上制作与所述第一重布线层连接的第三重布线层；
[0013]S60、提供传感器芯片，将所述传感器芯片的I/O接口与所述第二重布线层电性连接。
[0014]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S30具体包括：
[0015]S30a、对所述塑封层和所述第一介电层进行开孔处理，形成贯穿所述塑封层和所述第一介电层的第一孔位、使所述电容的一侧外露的第二孔位以及使所述ASIC芯片的I/O接口和所述电容的另一侧外露的第三孔位；
[0016]S30b、通过真空溅射在所述第一介电层上形成第一种子层，在所述塑封层的第二面形成第二种子层；
[0017]S30c、提供第一感光干膜和第二感光干膜，将所述第一感光干膜贴附于所述第一种子层上，所述第二感光干膜贴附于所述第二种子层上；
[0018]S30d、通过曝光、显影处理，在所述第一感光干膜上形成第一通孔和使所述第一种子层外露于所述第一通孔的第一图形化孔，在所述第二感光干膜上形成第二通孔和使所述第二种子层外露于所述第二通孔的第二图形化孔；
[0019]S30e、进行电镀处理，在所述第一孔位内形成第一导电柱、在所述第二孔位内形成与所述电容电性连接的第二导电柱、在所述第三孔位内形成第三导电柱、在所述第一图形化孔内形成分别与所述ASIC芯片的I/O接口、所述电容的一侧、所述电阻的两端以及所述第一导电柱的一端电性连接的第一重布线层以及在所述第二图形化孔内形成分别与所述第一导电柱的另一端和所述电容的另一侧电性连接的第二重布线层。
[0020]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S30和步骤S40之间还包括以下步骤：
[0021]S30f、去除残留的所述第一感光干膜和所述第二感光干膜；
[0022]S30g、提供蚀刻液，采用所述蚀刻液对所述第一感光干膜被去除后外露的第一种子层和所述第二感光干膜被去除后外露的第二种子层进行蚀刻处理，以去除所述第一种子层和所述第二种子层。
[0023]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S50具体包括：
[0024]S50a、对所述第二介电层进行开孔处理，形成使所述第一重布线层外露的第四孔位；
[0025]S50b、通过真空溅射在所述第二介电层上形成第三种子层；
[0026]S50c、提供第三感光干膜，将所述第三感光干膜贴附于所述第三种子层上；
[0027]S50d、通过曝光、显影处理，在所述第三感光干膜上形成第三通孔和使所述第三种子层外露于所述第三通孔的第三图形化孔；
[0028]S50e、进行电镀处理，在所述第四孔位内形成第四导电柱以及在所述第三图形化孔内形成与所述第四导电柱电性连接的第三重布线层。
[0029]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S50和步骤S60之间还包括以下步骤：
[0030]S50f、去除残留的所述第三感光干膜；
[0031]S50g、提供蚀刻液，采用所述蚀刻液对所述第三感光干膜被去除后外露的第三种子层进行蚀刻处理，以去除该第三种子层。
[0032]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步
骤S10具体包括：
[0033]S10a、提供载板和键合胶，将所述键合胶贴于所述载板的一面；
[0034]S10b、提供ASIC芯片和电容，将所述ASIC芯片和所述电容间隔贴于所述键合胶上，并使所述ASIC芯片的I/O接口朝向邻近所述键合胶的一侧；
[0035]S10c、对所述ASIC芯片和所述电容进行塑封，形成包覆所述ASIC芯片和所述电容的塑封层。
[0036]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S50中，还包括对所述塑封层、所述第一介电层以及所述第二介电层的开孔处理，在所述传感器芯片的下方形成传递声音的声孔。
[0037]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S60中，所述传感器芯片采用锡焊料、银焊料或者金锡合金焊料在I/O接口处形成金属凸块，所述金属凸块与所述第三重布线层电性连接。
[0038]作为大板级扇出基板预埋芯片的低厚度封装结构的制备方法的一种优选方案，步骤S60中，还提供有金属框架，所述金属框架粘贴于所述第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种大板级扇出基板预埋芯片的低厚度封装结构的制备方法，其特征在于，包括以下步骤：S10、提供载板、ASIC芯片以及电容，采用塑封层将所述ASIC芯片和所述电容间隔封装于所述载板的一面，并使所述ASIC芯片的I/O接口朝向邻近所述载板的一侧；S20、拆除所述载板，并提供电阻，在所述塑封层的第一面制作第一介电层，并将所述电阻粘贴在所述第一介电层上；S30、对所述塑封层和所述第一介电层进行开孔处理，并在所述第一介电层上制作分别与所述ASIC芯片的I/O接口、所述电容的一侧以及所述电阻的两端电性连接的第一重布线层，在所述塑封层的第二面制作分别与所述第一重布线层和所述电容的另一侧电性连接第二重布线层；S40、在所述第一重布线层上制作第二介电层，所述第二介电层包覆所述第一重布线层以及外露于所述第一重布线层的第一介电层；S50、对所述第二介电层进行开孔处理，并在所述第二介电层上制作与所述第一重布线层连接的第三重布线层；S60、提供传感器芯片，将所述传感器芯片的I/O接口与所述第二重布线层电性连接。2.根据权利要求1所述的大板级扇出基板预埋芯片的低厚度封装结构的制备方法，其特征在于，步骤S30具体包括：S30a、对所述塑封层和所述第一介电层进行开孔处理，形成贯穿所述塑封层和所述第一介电层的第一孔位、使所述电容的一侧外露的第二孔位以及使所述ASIC芯片的I/O接口和所述电容的另一侧外露的第三孔位；S30b、通过真空溅射在所述第一介电层上形成第一种子层，在所述塑封层的第二面形成第二种子层；S30c、提供第一感光干膜和第二感光干膜，将所述第一感光干膜贴附于所述第一种子层上，所述第二感光干膜贴附于所述第二种子层上；S30d、通过曝光、显影处理，在所述第一感光干膜上形成第一通孔和使所述第一种子层外露于所述第一通孔的第一图形化孔，在所述第二感光干膜上形成第二通孔和使所述第二种子层外露于所述第二通孔的第二图形化孔；S30e、进行电镀处理，在所述第一孔位内形成第一导电柱、在所述第二孔位内形成与所述电容电性连接的第二导电柱、在所述第三孔位内形成第三导电柱、在所述第一图形化孔内形成分别与所述ASIC芯片的I/O接口、所述电容的一侧、所述电阻的两端以及所述第一导电柱的一端电性连接的第一重布线层以及在所述第二图形化孔内形成分别与所述第一导电柱的另一端和所述电容的另一侧电性连接的第二重布线层。3.根据权利要求2所述的大板级扇出基板预埋芯片的低厚度封装结构的制备方法，其特征在于，步骤S30和步骤S40之间还包括以下步骤：S30f、去除残留的所述第一感光干膜和所述第二感光干膜；S30g、提供蚀刻液，采用所述蚀刻液对所述第一感光干膜被去除后外露的第一...

【专利技术属性】
技术研发人员：崔成强，成海涛，杨斌，
申请(专利权)人：广东芯华微电子技术有限公司，
类型：发明
国别省市：