电磁干扰屏蔽封装结构及其制造方法技术

本公开内容提供了一种半导体结构，包括：附着在衬底上的管芯/管芯堆叠体、覆盖管芯/管芯堆叠体的顶表面的导电顶部块、以及将导电顶部块导电地连接到衬底的多条接地线。导电顶部块、多条接地线和衬底形成法拉第笼，以提供管芯/管芯堆叠体的电磁干扰屏蔽。芯/管芯堆叠体的电磁干扰屏蔽。芯/管芯堆叠体的电磁干扰屏蔽。

【技术实现步骤摘要】
【国外来华专利技术】电磁干扰屏蔽封装结构及其制造方法


[0001]本公开内容总体上涉及半导体
，并且更具体而言，涉及电磁干扰屏蔽封装结构及其制造方法。

技术介绍

[0002]电子器件产生不想要的射频(RF)，当射频被从器件发射时，射频可能导致对其他附近电子器件的电磁干扰(“EMI”)。从电子器件发射的不想要的EMI可能干扰输入/输出广播信号。在传统的半导体封装结构中，半导体芯片由一个或多个衬底(作为引线框架)以及各种模制化合物等封装。通常，一个或多个衬底包括复合材料，并且模制化合物包括绝缘材料，例如塑料或类似的聚合物。封装在传统半导体封装结构中的半导体芯片上的电子器件几乎不提供免于EMI发射的保护。
[0003]为了使从设置在外壳内的电子器件发射的不想要的EMI发射最小化，在特定半导体器件上需要EMI屏蔽，以便使来自半导体器件的EMI辐射最小化。还需要EMI屏蔽以防止来自外部源的EMI辐射干扰半导体器件的操作。目前，半导体器件的应用频率范围变得越来越高，这需要更高的EMI屏蔽要求。
[0004]屏蔽电子器件的常规方法包括将器件封闭在金属箱、壳体或笼中，并用金属涂层涂覆器件。令人遗憾的是，这些方法显著增加了器件的重量，增加了制造成本，并且在长期应用中可能存在腐蚀问题。因此，提供用于基本上屏蔽电子器件的方法和结构是有用的，其中该结构相对轻，能够以相对低的成本提供并结合到器件中，同时对器件几乎不增加重量，并且是耐腐蚀的。

技术实现思路

[0005]在本公开内容中描述了电磁干扰屏蔽封装结构及其制造方法的实施例。
[0006]本公开内容的一个方面提供了一种半导体结构，包括：附着在衬底上的第一管芯/管芯堆叠体、覆盖第一管芯/管芯堆叠体的顶表面的导电顶部块(conductive top block)、以及将导电顶部块导电地连接到衬底的多条接地线。导电顶部块、多条接地线和衬底形成法拉第笼，以提供第一管芯/管芯堆叠体的电磁干扰屏蔽。
[0007]在一些实施例中，所述多条接地线围绕所述第一管芯/管芯堆叠体。
[0008]在一些实施例中，在基本上平行于衬底的主表面的平面中，导电顶部块的尺寸大于第一管芯/管芯堆叠体的尺寸，使得第一管芯/管芯堆叠体的顶表面完全被导电顶部块覆盖。
[0009]在一些实施例中，半导体结构还包括在衬底上并覆盖导电顶部块和多条接地线的模制化合物层、以及附着到衬底的底表面的多个焊球。
[0010]在一些实施例中，导电顶部块包括厚度在约20μm和约100μm之间的导电板、覆盖导电板的顶表面的绝缘层、以及嵌入绝缘层中并与导电板电接触的多个键合焊盘。
[0011]在一些实施例中，导电板是金属板或掺杂有金属或金属氧化物的导电聚合物板。
[0012]在一些实施例中，多个键合焊盘定位为与导电顶部块的所有边缘相邻，并且具有在约0.5μm和约1μm之间的厚度，以及具有在约50μm和约5mm之间的键合焊盘间距。
[0013]在一些实施例中，导电顶部块包括在硅晶圆的顶表面上的导电膜、覆盖导电膜的顶表面的绝缘层、以及嵌入在绝缘层中并与导电膜电接触的多个键合焊盘，其中，导电膜的厚度在从约1μm至约20μm的范围内。
[0014]在一些实施例中，导电膜是金属膜或导电墨水膜。
[0015]在一些实施例中，第一管芯/管芯堆叠体通过第一粘合膜附着到衬底，并且导电顶部块通过不同于第一粘合膜的第二粘合膜附着到第一管芯/管芯堆叠体的顶表面。
[0016]在一些实施例中，第一粘合膜是管芯附着膜，并且第二粘合膜是被管芯/管芯堆叠体的多条信号线穿透的覆线膜(film over wire)。
[0017]在一些实施例中，半导体结构还包括没有电磁干扰保护的第二管芯/管芯堆叠体。
[0018]在一些实施例中，第二管芯/管芯堆叠体在横向方向上位于第一管芯/管芯堆叠体的一侧上。
[0019]在一些实施例中，第二管芯/管芯堆叠体包括三维NAND闪存器件，并且第一管芯/管芯堆叠体包括用于控制三维NAND闪存器件的存储器控制器。
[0020]在一些实施例中，第二管芯/管芯堆叠体位于导电顶部块的顶表面上。
[0021]本公开内容的另一方面提供了一种形成半导体结构的方法，包括：将第一管芯/管芯堆叠体附着在衬底上；形成尺寸比所述第一管芯/管芯堆叠体大的导电顶部块；附着所述导电顶部块以覆盖所述第一管芯/管芯堆叠体的顶表面；以及形成导电地连接导电顶部块和衬底的多条接地线，使得导电顶部块、多条接地线和衬底形成法拉第笼以提供第一管芯/管芯堆叠体的电磁干扰屏蔽。
[0022]在一些实施例中，形成所述多条接地线包括形成围绕所述第一管芯/管芯堆叠体的所述多条接地线。
[0023]在一些实施例中，所述方法还包括：在衬底上形成模制化合物层，以覆盖导电顶部块和多条接地线；以及将多个焊球附着到所述衬底的底表面。
[0024]在一些实施例中，形成导电顶部块包括：形成厚度在约20μm和约100μm之间的导电板；形成覆盖导电板的顶表面的绝缘层；以及形成嵌入在绝缘层中并与导电板电接触的厚度在约0.5μm和约1μm之间的多个键合焊盘。
[0025]在一些实施例中，所述方法还包括将所述多个键合焊盘布置成与所述导电顶部块的所有边缘相邻，并使所述多个键合焊盘具有在约50μm和约5mm之间的键合焊盘间距。
[0026]在一些实施例中，所述方法还包括：通过旋涂、喷涂、镀敷(plating)或溅射在硅晶圆的顶表面上形成导电膜，所述导电膜的厚度在从约1μm至约20μm的范围内；形成覆盖导电膜的顶表面的绝缘层；以及形成嵌入在绝缘层中并与导电膜电接触的厚度在约0.5μm和约1μm之间的多个键合焊盘。
[0027]在一些实施例中，所述方法还包括形成将所述第一管芯/管芯堆叠体连接到所述衬底的至少一条信号线，其中，所述至少一条信号线的一部分穿透用于附着所述导电顶部块的第二粘合膜。
[0028]在一些实施例中，所述方法还包括形成在横向方向上位于第一管芯/管芯堆叠体的一侧上的没有电磁干扰保护的第二管芯/管芯堆叠体。
[0029]在一些实施例中，所述方法还包括形成位于导电顶部块的顶表面上的没有电磁干扰保护的第二管芯/管芯堆叠体。
[0030]本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。
附图说明
[0031]并入本文并形成说明书一部分的附图示出了本专利技术的实施例，并且附图与说明书一起进一步用于解释本专利技术的原理并且使得相关领域技术人员能够做出和使用本专利技术。
[0032]图1示出了根据本公开内容的一些实施例的示例性半导体器件结构的透视侧视图的示意图。
[0033]图2A示出了根据本公开内容的一些实施例的示例性导电顶部块的透视侧视图的示意图。
[0034]图2B示出了根据本公开内容的一些实施例的另一示例性导电顶部块的透视侧视图的示意图。
[0035]图2C示出了根据本公开内容的一些实本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体结构，包括：第一管芯/管芯堆叠体，其附着在衬底上；导电顶部块，其覆盖所述第一管芯/管芯堆叠体的顶表面；以及多条接地线，其将所述导电顶部块导电地连接到所述衬底；其中，所述导电顶部块、所述多条接地线和所述衬底形成法拉第笼，以提供所述第一管芯/管芯堆叠体的电磁干扰屏蔽。2.根据权利要求1所述的半导体结构，其中，所述多条接地线围绕所述第一管芯/管芯堆叠体。3.根据权利要求1所述的半导体结构，其中，在基本上平行于所述衬底的主表面的平面中，所述导电顶部块的尺寸大于所述第一管芯/管芯堆叠体的尺寸，使得所述第一管芯/管芯堆叠体的所述顶表面完全被所述导电顶部块覆盖。4.根据权利要求1所述的半导体结构，还包括：模制化合物层，其在所述衬底上并覆盖所述导电顶部块和所述多条接地线；以及多个焊球，其附着到所述衬底的底表面。5.根据权利要求1所述的半导体结构，其中，所述导电顶部块包括：厚度在约20μm和约100μm之间的导电板；绝缘层，其覆盖所述导电板的顶表面；以及多个键合焊盘，其嵌入在所述绝缘层中并与所述导电板电接触。6.根据权利要求5所述的半导体结构，其中，所述导电板是金属板或掺杂有金属或金属氧化物的导电聚合物板。7.根据权利要求5所述的半导体结构，其中，所述多个键合焊盘定位为与所述导电顶部块的所有边缘相邻，并且具有在约0.5μm和约1μm之间的厚度，以及具有在约50μm和约5mm之间的键合焊盘间距。8.根据权利要求1所述的半导体结构，其中，所述导电顶部块包括：导电膜，其在硅晶圆的顶表面上，其中，所述导电膜的厚度在从约1μm至约20μm的范围内；绝缘层，其覆盖所述导电膜的顶表面；以及多个键合焊盘，其嵌入在所述绝缘层中并与所述导电膜电接触。9.根据权利要求8所述的半导体结构，其中，所述导电膜是金属膜或导电墨水膜。10.根据权利要求8所述的半导体结构，其中，所述多个键合焊盘定位为与所述导电顶部块的所有边缘相邻，并且具有在约0.5μm和约1μm之间的厚度，以及具有在约50μm和约5mm之间的键合焊盘间距。11.根据权利要求1所述的半导体结构，其中：所述第一管芯/管芯堆叠体通过第一粘合膜附着到所述衬底；所述导电顶部块通过不同于所述第一粘合膜的第二粘合膜附着到所述第一管芯/管芯堆叠体的所述顶表面。12.根据权利要求11所述的半导体结构，其中：所述第一粘合膜是管芯附着膜；以及所述第二粘合膜是被所述管芯/管芯堆叠体的多条信号线穿透的覆线膜。
13.根据权利要求1所述的半导体结构，还包括没有电磁干扰保护的第二管芯/管芯堆叠体。14.根据权利要求13所述的半导体结构，其中，所述第二管芯/管芯堆叠体在横向方...

【专利技术属性】
技术研发人员：陈鹏，周厚德，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：