用于自动识别部件的多个组合的方法和装置制造方法及图纸

一种计算机实现的方法、数据处理系统和计算机可使用程序代码，用于自动识别具有单个元件编号的、操作和非操作部件的多个组合。在元件上提供了非易失性存储器，其中，所述元件包括多个子部件。根据一系列测试来识别该多个子部件中的不可获得的子部件，以形成所识别的不可获得的子部件。将所识别的不可获得子部件的信息存储到非易失性存储器中。

【技术实现步骤摘要】

本专利技术一般地涉及集成电路芯片。具体上，本专利技术涉及集成电路芯片的制造和测试。更具体而言，本专利技术涉及自动识别具有单个元件编号的、集成电路芯片上的操作和非操作部件的多个组合。
技术介绍
当前，集成电路芯片或元件(part)被设计为包括一个或多个子部件(sub-component)。子部件是集成电路芯片上执行特定功能的部件。子部件的示例包括处理器核心、高速缓冲存储器片和芯片模块。芯片技术的发展实现了每个芯片更多数量的晶体管。在集成电路芯片的设计中通过将多个子部件置于单个芯片上而利用该技术。但是，提高芯片的晶体管数也增加了缺陷元件的可能性。因此，仅少量的集成电路芯片通过测试处理而未被识别出任何问题。其它集成电路芯片可以包含有缺陷的一个或多个子部件。这些集成电路被称为部分良好元件。在大多数情况下，所述部分良好元件被废弃或被重新加工。废弃或重新加工部分良好元件的问题显然在于相关的废弃成本、对于供应链的限制和运输产品的能力。在其他情况下，仍然可以将部分良好元件用于产品中以降低成本。在这些情况下，形成操作和非操作子部件的不同组合，并且每个组合被分配唯一的元件编号。例如，在具有两个处理器核心——处理器核心A和处理器核心B——的芯片中，分配三个元件编号。向第一组合分配第一元件编号，其中，两个处理器核心都起作用。向第二组合分配第二元件编号，其中，处理器核心A是有缺陷的，但是处理器核心B是起作用的。向第三组合分配第三元件编号，其中，处理器核心A是起作用的，而处理器核心B是有缺陷的。向操作和非操作子部件的不同组合分配唯一的元件编号的问题是作为结果产生的大量元件编号。这个问题引起相当大的管理开销，包括在订购处理或客户服务库存上的开销。另外，向每个组合分配唯一的元件编号并不良好地适配于(scale well for)未来的设计，其中，预期更大数量的复制子部件，诸如四个核心芯片。而且，唯一元件编号的分配使得使用多个部分良好元件的更高级组配元件编号变复杂或受到限制。作为向操作和非操作子部件的不同组合分配唯一的元件编号的替代，可以在系统中的其他永久存储器上存储有缺陷的子部件的信息。永久存储器的一个示例是与所述元件相分离的数据库。所述相分离的数据库用于测试和制造处理的各个阶段以存储数据。在相分离的数据库中存储有缺陷的子部件的信息的问题在于，在将所述元件或组件移动到不同的系统的情况下，需要另外的机制以便向所述新系统或组件传送有缺陷的子部件信息。另外，在使用所述元件的系统和所述数据库之间需要连接，以便更新或检索数据。有缺陷的子部件的信息的这种传送是容易产生误差的，并且可能需要大量基础结构到位以处理所述信息。
技术实现思路
提供一种计算机实现的方法、数据处理系统和计算机可使用程序代码，用于自动识别具有单个元件编号的、操作和非操作部件的多个组合。在元件上提供了非易失性存储器，其中，所述元件包括多个子部件。根据一系列测试来识别所述多个子部件中的不可获得子部件，以形成所识别的不可获得子部件。将所识别的不可获得子部件的信息存储到该非易失性存储器中。附图说明在所附的权利要求中给出了认为是本专利技术特性的新颖特征。不过，通过结合附图阅读对说明性实施例的下面的详细说明，可以最佳地明白本专利技术本身以及使用的优选形式、本专利技术的另外的目的和优点，其中图1是其中可以实现本专利技术的方面的数据处理系统的方框图；图2是图解按照本专利技术的一个说明性实施例描述具有部分有缺陷的多个复制子部件的两个功能等同元件的图；图3是图解按照本专利技术的一个说明性实施例的功能降低元件的图；图4A是图解在按照本专利技术的一个说明性实施例的、在配置确定阶段期间的本专利技术的部件之间的交互的图；图4B是图解按照本专利技术的一个说明性实施例的、在部署阶段期间本专利技术的部件之间的交互的图；图5A和5B是按照本专利技术的一个说明性实施例的、其中可以实现本专利技术的方面的制造处理的流程图；图6是按照本专利技术的一个说明性实施例的、用于利用部分良好数据来配置测试系统的处理的流程图；图7是图解按照本专利技术的一个说明性实施例的、通过本专利技术的方面而使能的、按照要求同时升级(CuOD)的使用情况的图；图8是图解按照本专利技术的一个说明性实施例的、通过本专利技术的方面而使能的处理器运行时取消配置(GARD)的使用情况的图；图9A-9C是图解按照本专利技术的一个说明性实施例的、通过本专利技术的方面而使能的、按照要求同时升级(CuOD)的使用情况的处理的流程图；图10是图解按照本专利技术的一个说明性实施例的、通过本专利技术的方面而使能的处理器运行时取消配置(GARD)的使用情况的处理的流程图。具体实施例方式现在参见附图，具体地参见图1，描述其中可以实现本专利技术的数据处理系统的方框图。数据处理系统100可以是对称多处理器(SMP)系统，包括连接到系统总线106的多个处理器101-104。例如，数据处理系统100可以是IBMeServerTM，它是在纽约的Armonk的国际商业机器公司的产品，其被实现为网络中的服务器。或者，可以使用单个处理器系统。存储器控制器108也连接到系统总线106，其给多个本地存储器160-163提供接口。输入/输出总线桥110连接到系统总线106，并且给输入/输出总线112提供接口。存储器控制器108和输入/输出总线桥110可以如图所示被集成。数据处理系统100是逻辑分区(LPAR)的数据处理系统。因此，数据处理系统100可以具有同时运行的多个异类操作系统(或单个操作系统的多个实例)。该多个操作系统的每个可以具有在其内执行的任何数量的软件程序。将数据处理系统100逻辑分区，从而可以把不同的PCI输入/输出适配器120-121、128-129和136、图形适配器148和硬盘适配器149分配到不同的逻辑分区。在本示例中，图形适配器148连接到显示器(未示出)，而硬盘适配器149连接到硬盘150并控制硬盘150。因此，例如，假定数据处理系统100被划分成三个逻辑分区P1、P2和P3。PCI输入/输出适配器120-121、128-129和136的每个、图形适配器148、硬盘适配器149、处理器101-104的每个和来自本地存储器160-163的存储器被分配到所述三个分区的每个。在这些示例中，本地存储器160-163可以采取双列内插式存储器模块(dual in-line memory module，DIMM)的形式。通常并不以每个DIMM为基础地向分区分配DIMM。相反，一个分区将获得由平台看到的整体存储器的一部分。例如，处理器101、来自本地存储器160-163的存储器的某个部分、输入/输出适配器120、128和129可以被分配到逻辑分区P1；处理器102和103、来自本地存储器160-163的存储器的某部分、PCI输入/输出适配器121和136可以被分配到分区P2；处理器104、来自本地存储器160-163的存储器的某部分、图形适配器148、硬盘适配器149可以被分配到逻辑分区P3。在数据处理系统100内执行的每个操作系统被分配到不同的逻辑分区。这样，在数据处理系统100内执行的每个操作系统仅可以访问在其逻辑分区内的那些输入/输出单元。这样，例如，高级交互执行程序(AIX)操作系统的一个实例可以在分区P1内执行，AIX操作系统的第二实例(映像)可以在分区本文档来自技高网...

【技术保护点】
一种用于自动识别部件的计算机实现的方法，所述计算机实现的方法包括：在元件上提供非易失性存储器，其中，所述元件包括多个子部件；根据一系列测试来识别该多个子部件中的可以获得的子部件集合和不可获得的子部件集合；以及将关于该 可以获得的子部件集合和不可获得的子部件集合的信息存储到该非易失性存储器中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安德烈亚斯比斯万格，赫维格埃尔弗林，斯科特B斯旺尼，小詹姆斯S菲尔兹，安德鲁盖斯勒，艾伦赫拉瓦，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]