通用非同步接收传送器芯片与收发器芯片的芯片组装置制造方法及图纸

一种通用非同步接收传送器芯片与收发器芯片的芯片组结构，包括一控制单元、多个通用非同步接收传送器、多个收发器、一第一多路转换器及多路分配器单元与一第二多路转换器及多路分配器单元。控制单元接到第一多路转换器及多路分配器单元与第二多路转换器及多路分配器单元，产生一第一控制信号与一第二控制信号，分别控制第一和第二多路转换器及多路分配器单元，使选择到的某一通用非同步接收传送器与对应的收发器相接，进行传输。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术有关于一种集成电路芯片组(Chip Set)的结构，特别是有关于一种将多路转换器/多路分配器(Multiplexer/Demultipl-exer)应用在通用非同步接收传送器(Universal Asynchronous Re-ceiver/Transmitter；UART)芯片与收发器(Transceiver)芯片中，以降低彼此间数据传输所需的接口信号数的芯片组结构。当通用非同步接收传送器应用在RS-232接口规格的传输中时，常需有一符合RS-232接口规格的收发器配合使用。也就是说，该收发器必须能将电压自5V转为12V及自12V转为5V。一般而言，与RS-232接口相接的部分至少要有8条接口信号线，才能具有较完整的RS-232传输功能。以个人电脑(Personal Computer)为例，请参照附图说明图1，图1所绘示的是一种应用在个人电脑中的熟知超级输入/输出芯片(SuperI/O Chip)与熟知收发器间的信号传送电路方块示意图。集成电路10是一般所熟知的超级输入/输出芯片，其中至少包括有两组通用非同步接收传送器，即第一通用非同步接收传送器11与第二通用非同步接收传送器12。集成电路13是配合使用的收发器芯片，其中至少包括有两组收发器，即第一收发器14与第二收发器15。第一通用非同步接收传送器11通过第一信号线群18a接至第一收发器14，第二通用非同步接收传送器12通过第二信号线群18b接至第二收发器15。第一收发器14通过第三信号线群18c接至第一RS-232接口16，第二收发器15通过第四信号线群18d接至第二RS-232接口17。每一信号线群18a-18d均包括一串行数据输入(SerialData Input；SIN)信号线、一串行数据输出(Serial Data Output；SOUT)信号线、一请求发送输出(Request To Send Output；RTS)信号线、一数据终端就绪输出(Data Terminal Ready Output；DIR)信号线、一清除发送输入(Clear To Send Input；CTS)信号线、一数据设定就绪(Data Set Ready；DSR)信号线、一振铃指示(RingIndicator；RI)信号线、一接收器线信号检测(Receiver LineSignal Detect；RLSD)信号线。如果是如图1所示的配置，集成电路10在左、集成电路13在中、而第一RS-232接口16与第二RS-232接口17在右，则传输方向由右至左的是串行数据输入信号线、清除发送输入信号线、数据设定就绪信号线、振铃指示信号线与接收器线信号检测信号线，传输方向由左至右的是数据终端就绪输出信号线、串行数据输出信号线、请求发送输出信号线。熟知的作法是一个通用非同步接收传送器须以一组信号线与对应的收发器相接，也就是说该通用非同步接收传送器与该收发器间就必须有8条信号线互连。因此，由图1可知，当用到两组通用非同步接收传送器与收发器时，集成电路10与集成电路13间就须有16条信号线互连。由此类推，每增加一组通用非同步接收传送器与收发器便增加8条信号线。当实际应用上需要多组通用非同步接收传送器与收发器时，通用非同步接收传送器芯片与收发器芯片就各需要许多接脚来封装(Package)，结果造成1、封装成本因接脚数多而增加。2、提高了组装(Assembly)的复杂度。3、芯片面积增加许多，生产成本因之增加。因此，本专利技术的主要目的就是提供一种通用非同步接收传送器芯片与收发器芯片的芯片组结构，其将多路转换器/多路分配器应用在通用非同步接收传送器芯片与收发器芯片中，以降低彼此间数据传输所需的接口信号数，而改进前述缺点。根据本专利技术的主要目的，提出一种通用非同步接收传送器芯片与收发器芯片的芯片组结构，其中，该芯片组接在一外部系统与一RS-232接口之间，该结构包括多个通用非同步接收传送器；多个收发器，接至RS-232接口，分别对应至这些通用非同步接收传送器；一控制单元，产生一第一控制信号与一第二控制信号，用以决定某一通用非同步接收传送器与对应的某一收发器进行传输；一第一多路转换器及多路分配器单元，接至这些通用非同步接收传送器与控制单元，用以接收第一控制信号，使选择到的某一通用非同步接收传送器与对应的收发器相接；一第二多路转换器及多路分配器单元，接至这些收发器、控制单元与第一多路转换器及多路分配器单元，用以接收第二控制信号使选择到的某一通用非同步接收传送器与对应的收发器相接。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，本文特举一较佳实施例，并配合附图，作详细说明如下附图简要说明图1是一种应用在个人电脑中的熟知超级输入/输出芯片与熟知收发器间的信号传送电路方块示意图；以及图2是应用本专利技术的一较佳实施例的电路方块示意图。请参照图2，示出了依照本专利技术的一较佳实施例的一种电路方块示意图。由于本专利技术主要是针对通用非同步接收传送器与收发器间的信号传输的改良，因此附图及描述也只针对与本专利技术相关的部分。且为了方便说明起见，本较佳实施例以两组通用非同步接收传送器与收发器为例，但并非用以限定本专利技术仅可用于两组通用非同步接收传送器与收发器中。集成电路20至少包括一第一通用非同步接收传送器11(与图1中的第一通用非同步接收传送器11一样)、一第二通用非同步接收传送器12(与图1中的第二通用非同步接收传送器12一样)、一控制单元21与一第一多路转换器及多路分配器单元22，而集成电路23至少包括一第二多路转换器及多路分配器单元24、第一收发器14(与图1中的第一收发器14一样)与第二收发器15(与图1中的第二收发器15一样)。第一通用非同步接收传送器11与第二通用非同步接收传送器12分别通过如图1的第一信号线群18a及第二信号线群18b与第一多路转换器及多路分配器单元22相接，第一多路转换器及多路分配器单元22再通过第三信号线群18c接至第二多路转换器及多路分配器单元24。控制单元21的输出分别通过控制信号线26、27接至第一多路转换器及多路分配器单元22与第二多路转换器及多路分配器单元24。第二多路转换器及多路分配器单元24通过第四信号线群18d接至第一收发器14，通过第五信号线群18e接至第二收发器15。在本较佳实施例中的第三信号线群18c、第四信号线群18d与第五信号线群18e均如第一信号线群18a或第二信号线群18b一样，且第一、第二通用非同步接收传送器分别与第一、第二收发器对应。当控制单元21决定某一组通用非同步接收传送器与收发器进行传输时，例如是第一通用非同步接收传送器11与第一收发器14，控制单元21会同时产生两个控制信号，一个通过控制信号线26输入第一多路转换器及多路分配器单元22，另一个通过控制信号线27输入第二多路转换器及多路分配器单元24。此时，第一多路转换器及多路分配器单元22与第二多路转换器及多路分配器单元24会将决定传输的第一通用非同步接收传送器11与第一收发器14的接口信号，通过第三信号线群18c进行对应传输。也就是说，第一通用非同步接收传送器11欲输入第一收发器14的接口信号，会自第一信号线群18a经由第三信号线群18c与第四信号线群18d传送至第一收发本文档来自技高网...

【技术保护点】
一种通用非同步接收传送器芯片与收发器芯片的芯片组结构，其中，该芯片组接在一外部系统与一ＲＳ－２３２接口之间，该结构包括： 多个通用非同步接收传送器； 多个收发器，接至ＲＳ－２３２接口，分别对应至这些通用非同步接收传送器； 一控制单元，产生一第一控制信号与一第二控制信号，用以决定某一通用非同步接收传送器与对应的某一收发器进行传输； 一第一多路转换器及多路分配器单元，接至所述通用非同步接收传送器与所述控制单元，用以接收所述第一控制信号，使选择到的某一通用非同步接收传送器与对应的收发器相接； 一第二多路转换器及多路分配器单元，接至所述收发器、所述控制单元与所述第一多路转换器及多路分配器单元，用以接收所述第二控制信号使选择到的某一通用非同步接收传送器与对应的收发器相接。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄秋雄，黄振旺，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]