非易失性存储装置及其写入方法制造方法及图纸

本发明专利技术提供一种非易失性存储装置及其写入方法，能够消除如下缺点，即伴随半导体存储卡的大容量化，因外部的数据管理大小与半导体存储卡内部的数据管理大小不同，在写入时花费的时间长。不管非易失性存储装置内的物理块大小如何，都使用对应于外部管理大小的部分物理块。通过按部分物理块单位写入数据、按物理块单位来确保删除块，可实现写入的高速化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有可改写的非易失性存储器的。
技术介绍
具有可改写的非易失性存储器的半导体存储器作为存储卡需求扩大。作为该存储卡主要使用的非易失性存储器的NAND型闪速存储器，以16KB为删除单位。因此，使用存储卡的外部主机设备使用16KB大小作为写入的管理单位。然而，近年来由于存储卡容量的增加，内置的NADA型闪速存储器容量也增加，与之相伴，提议删除单位为128KB的NAND型闪速存储器。可是，由于对来自使用存储卡的外部主机设备的16KB单位的写入，由存储卡内部的控制器处理成作为NAND型闪速存储器的删除单位的128KB单位，所以存在从主机设备看相对地花费写入16KB单位所需的时间的缺点。下面，更具体地说明现有的半导体存储卡。图1是表示现有的存储卡100的图，设置控制器101和作为非易失性存储器的闪速存储器FM0～FM3。各闪速存储器FM0～FM3分别具有例如128MB的容量，构成有效数据区域，作为500MB的存储卡。另外，如图1所示，控制器101由如下构成CPU111；具有2KB容量的暂时保存缓冲器112；具有512B容量的数据传送缓冲器；以12位为1个字(word)、具有4K个字即6KB容量的地址转换表114；及以1位为1个字、具有4K个字即全部512B容量的登记表115。并且，如图1所示，闪速存储器FM0～FM3分别具有128MB的容量。如图2(a)所示，各闪速存储器FM0～FM3分别具有128KB的容量，由1024个物理块(PB0～PB1023)构成。由此，存储卡100的非易失性存储器的整个容量为512MB。其中，主机设备102可用作数据区域的容量为500MB。图2(b)示出闪速存储器内的1个物理块PBi(i＝0～1023)的结构。物理块由物理页PP0～PP63共64个物理页构成。各物理页如图3所示，由具有2KB容量的数据区域、和具有64B容量的管理区域构成。并且，从外部的主机设备102看，该存储卡100具有500MB存储容量，根据图4所示的逻辑映射来分配逻辑地址。即将500MB的数据区域分割成从逻辑块LB0至逻辑块LB3999的4000个逻辑块(LB)，各逻辑块具有128KB的容量。该逻辑块地址与主机设备指定的地址相对应。图1示出的地址转换表114在提供表示逻辑组的逻辑地址时，指定闪速存储器和其中的物理块。其中，最先的2位是表示闪速存储器FM0至FM3中任一个的位，接着的10位是表示该闪速存储器内的哪个物理块的位。另外，登记表115是由对应于4096个物理块的、1位结构的标记构成的表。如果已删除，则该标记为1；在已写入时为0。下面，使用图5的数据读出概略图说明数据的读出处理。设来自主机设备102的逻辑地址(LA)中，128KB单位的地址为逻辑块地址(LBA)，不满128KB的地址为逻辑页地址(LPA)。以逻辑块地址为基准，从地址转换表114指定物理块PB，设该物理块为读出源物理块。而且，读出读出源物理块的逻辑页地址的数据，经数据传送缓冲器113传送到主机设备102。然后，检查读出是否结束，如果未结束，则检查逻辑页地址在块内是否为最终。如果不是最终，则增加逻辑页地址，重复同样的处理。如果逻辑页地址在块内为最终，则设逻辑页地址为0，增加逻辑块地址，重复同样的处理。这样，可从指定的逻辑地址中读出数据。下面，使用图6的流程图说明写入处理。在写入数据时，首先在步骤S301中设来自主机设备102的逻辑地址LA中、128KB单位的地址为逻辑块地址(LBA)，将不满128KB的地址分成逻辑页地址(LPA)。接着在步骤S302中检索登记表，得到已删除的物理块，设为写入目标物理块(PB)。然后，将登记表115中的该位更新成已写入「0」。接着前进到步骤S303，检查逻辑页地址LPA是否为0，如果不为0，则执行后述的前半部分的嵌入处理(步骤S304)。如果逻辑页地址为0，则不进行该处理，前进到步骤S305。然后，在步骤S305中，将来自主机设备102的写入数据经页缓冲器传送到闪速存储器，写入到写入目标物理块的逻辑页地址中。这时，在管理区域中同时写入用于写入的管理信息。然后，在步骤S306中，检查写入是否结束，如果未结束，则在步骤S307中检查逻辑页地址(LPA)是否是块内的最终。如果不是最终，则在步骤S308中增加逻辑地址LPA，返回到步骤S305。如果逻辑页地址是最终块，则在步骤S309中进行删除和表更新，在步骤S310中设逻辑页地址LPA为0，增加逻辑块地址LBA，返回到步骤S302。另外，如果在步骤S306中写入结束，则在步骤S311中检查逻辑页地址在块内是否是最终。如果不是最终，则在步骤S312中执行后半部分的嵌入处理。如果在块内是最终，则不进行该处理，前进到步骤S313，进行删除和数据更新，结束处理。这样，根据现有的非易失性存储装置的数据写入方法，如图7所示，读出源物理块120有128KB，其中，即便在写入主机设备管理的16KB的新数据122时，写入目标物理块121也以128KB单位进行写入。就读出源物理块120中未写入物理块的前半部分区域120-1而言，通过前半部分嵌入处理复制到闪速存储器的写入目标物理块121-1中。同样地，就后半部分区域120-2而言，通过后半部分的嵌入处理，复制写入页地址以后的逻辑页地址到写入目标物理块121-2中。因而，根据现有的数据写入处理，如图7所示，即便由外部的主机设备管理的数据处理单位为16KB，也以写入目标的物理块单位进行写入。这样，根据现有的非易失性存储装置的数据写入方法，存在如下缺点即在写入比闪速存储器的删除大小小的数据时，由于在闪速存储器的内部写入与闪速存储器的删除大小相等的数据，所以写入速度降低。
技术实现思路
本专利技术鉴于这样的现有问题作出，其目的在于在减小写入单位、可在高速下进行写入的同时，通过集中写入的数据，确保已删除的块，对确保的已删除的区域容易进行下一次写入。为了实现该课题，本专利技术是一种非易失性存储装置，具有非易失性存储和控制器，根据从外部提供的逻辑地址，向所述非易失性存储中写入数据及读出，其特征在于所述非易失性存储器由多个物理块构成，所述各物理块由多个部分物理块组成，从外部提供包含一系列逻辑组地址和属于各逻辑组的一系列逻辑块地址的逻辑地址，所述控制器具有地址转换表，该表具有将从外部提供的逻辑地址中逻辑组地址转换成记录该逻辑组所属的逻辑块的物理块地址的地址转换区域；及在多个物理块中重复记录某逻辑组的数据时，表示重复记录的物理块地址的重复地址登录区域；和对各物理块表示已写入及已删除之一的登记表，在从外部提供写入用的数据和其逻辑地址时，在未写入的区域中以部分物理块的单位写入该数据的同时，在所述地址转换表的地址转换区域中，对该逻辑块所属的逻辑组登录其写入目标物理块地址，如果在该地址转换区域中已经登录其他的物理块地址，则在重复地址登录区域中登录该物理块地址。根据具有这样特征的本专利技术，设数据写入时的写入单位与主机设备使用的数据写入单位相同，此外，即便在存储卡内的非易失性存储器的删除单位因大容量化而扩大时，从外部主机设备来看也可在短时间内进行数据的写入。另外，即便在写入区域中的一部分被使用时，也可得到通过进行已删除块的确保处理来形成可写入区域的效果。本文档来自技高网...

【技术保护点】
一种非易失性存储装置，具有非易失性存储器和控制器，用于根据从外部提供的逻辑地址，向所述非易失性存储写入数据和进行读出，其特征在于：所述非易失性存储器由多个物理块构成，所述各物理块由以１个或多个物理页构成的部分物理块组成，从外 部提供包含一系列逻辑组地址的逻辑地址，所述控制器具有：地址转换表，该表具有地址转换区域和重复地址登录区域，其中所述地址转换区域将从外部提供的逻辑地址中的逻辑组地址转换成用于记录该逻辑组所属的逻辑块的物理块地址；当在多个物理块 中重复记录某逻辑组的数据时，所述重复地址登录区域表示被重复记录的物理块地址；和表示针对各物理块已进行写入或已进行删除的登记表，其中，在从外部提供了写入用数据及其逻辑地址时，按部分物理块的单位将该数据写入未写入的区域中，同时更 新所述地址转换表的地址转换区域或重复地址登录区域。

【技术特征摘要】
【国外来华专利技术】JP 2003-8-29 306160/20031.一种非易失性存储装置，具有非易失性存储器和控制器，用于根据从外部提供的逻辑地址，向所述非易失性存储写入数据和进行读出，其特征在于所述非易失性存储器由多个物理块构成，所述各物理块由以1个或多个物理页构成的部分物理块组成，从外部提供包含一系列逻辑组地址的逻辑地址，所述控制器具有地址转换表，该表具有地址转换区域和重复地址登录区域，其中所述地址转换区域将从外部提供的逻辑地址中的逻辑组地址转换成用于记录该逻辑组所属的逻辑块的物理块地址；当在多个物理块中重复记录某逻辑组的数据时，所述重复地址登录区域表示被重复记录的物理块地址；和表示针对各物理块已进行写入或已进行删除的登记表，其中，在从外部提供了写入用数据及其逻辑地址时，按部分物理块的单位将该数据写入未写入的区域中，同时更新所述地址转换表的地址转换区域或重复地址登录区域。2.根据权利要求1所述的非易失性存储装置，其特征在于所述控制器还包括删除块确保单元，用于在所述地址转换区域的所述重复地址登录区域中没有可登录的空间时，通过参照所述地址转换区域的所述重复地址登录区域、并将被重复记录在多个物理块中的逻辑组的数据集中到任一物理块中，来确保删除块。3.根据权利要求2所述的非易失性存储装置，其特征在于所述删除块确保单元就某物理块而言，存在已写入区域及未写入区域，并且在属于被记录在该物理块中的逻辑组的逻辑块的数据可从其他物理块移动时，通过集中在该物理块中来确保删除块。4.根据权利要求2所述的非易失性存储装置，其特征在于所述删除块确保单元在就某物理块而言、记录了属于同一逻辑组的一部分逻辑块，且在该物理块的未写入区域中不能写入属于该逻辑组的其他逻辑块的数据的情况下，通过参照所述登记表、检索新的未写入的物理块、并在检索出的物理块中写入属于同一逻辑组的全部逻辑块的数据来确保删除块。5.根据权利要求1所述的非易失性存储装置，其特征在于构成所述非易失性存储器的物理块的部分物理块的数据容量与所述非易失性存储装置的外部数据管理单位相等。6.根据权利要求1所述的非易失性存储装置，其特征在于对存取次数多的上位组而言，所述逻辑组由数据容量比其他的逻辑组少的逻辑组组成。7...

【专利技术属性】
技术研发人员：本多利行，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]