快闪存储器系统起动操作技术方案

本发明专利技术揭示将用于控制非易失性快闪存储器系统操作的固件码的多个副本存储于存储器系统的快闪存储器的不同合适位置处。还将这些位置的一地址映像图存储于所述快闪存储器内。一旦所述存储器系统初始化，其微处理器执行存储于所述存储器控制器内的启动码，以参考所述地址映像图并将所述固件的一副本从所述快闪存储器加载到一控制器存储器内，然后所述微处理器可从所述控制器存储器中执行所述固件副本以操作所述存储器系统来存储及检索用户数据。一错误校正码（ＥＣＣ）用于检查所述数据，但所述快闪存储器内存储的所述二个或更多个固件副本的最佳部分用于减少对使用ＥＣＣ的需要。当用户数据是以二种以上状态存储于所述快闪存储器内时，则可将所述固件码以二种状态存储于所述同一快闪存储器内。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常来说涉及非易失性快闪存储器系统的控制器的初始化，而更具体来说涉及将操作固件存储于快闪存储器内以及一旦初始化或重启所述存储器系统便将所存储的固件读入一控制器存储器内。
技术介绍
如今人们正使用许多商业上已取得成功的非易失性存储器产品，尤其是小形状因数卡形式的产品，其采用一快闪EEPROM(电可抹除及可编程只读存储器)单元阵列。所述卡内还包括一存储器控制器以与所述卡所连接的一主机介接并控制所述卡内所述存储器阵列的操作。此一控制器通常包括一微处理器、某种非易失性只读存储器(ROM)以及一易失性随机存取存储器(RAM)。除所述记忆卡实施方案外，另一选择是，还可将一个或一个以上集成电路形式的此类存储器系统嵌入各类主机系统中。二种通用的存储器单元阵列架构已在商业上获得应用NOR与NAND。在典型的NOR阵列中，存储器单元连接在相邻的位线源极及漏极扩散之间，所述源极及漏极扩散是在一列方向上延伸并有控制栅极连接至字线(沿单元行延伸)。一存储器单元包括位于所述源极与漏极之间的至少一部分单元通道区域上的至少一存储组件。因此，所述存储组件上的一编程的电荷电平控制所述单元的一操作特征，然后可通过向所寻址的存储器单元施加适当的电压来读取所述单元。美国专利案第5,070,032、5,095,344、5,313,421、5,315,541、5,343,063、5,661,053及6,222,762号中给出此类单元，及其存储器系统中的使用及制造方法的实例。所述NAND阵列利用与个别位线之间一个或一个以上选择晶体管连接在一起的多個由二个以上(例如16或32个)存储器单元组成的串联串与一参考电位来形成多个单元列。字线延伸跨过大量所述列内的单元。在编程期间通过以下方式读取及验证一列内的一个别单元致使硬导通所述串中的其余单元以使流经一串的电流取决于所述寻址单元内存储的电荷电平。美国专利案第5,570,315、5,774,397、6,046,935及6,522,580号中给出NAND架构阵列及其作为存储器系统的一部分操作的实例。前面所参考的专利案及文章中所论述的当前快闪EEPROM阵列的电荷存储组件中最常见的是导电浮动栅极，起通常是由掺杂的多晶硅材料形成。可用于快闪EEPROM系统中的另一类存储器单元使用一非导电介电材料替代一导电浮动栅极来以一非易失性方式存储电荷。Chan等人的文章“真正的单晶体管氧化物-氮化物-氧化物EEPROM装置”(IEEE电子装置学刊第EDL-8卷第3号，1987年3月，第93至95页)中说明了此一单元。一由氧化硅、氮化硅及氧化硅(“ONO”)形成的三层电介质被夹在一导电控制栅极与所述存储器单元通道上一半导电衬底的一表面之间。通过将电子从所述单元通道注入所述氮化物来编程所述单元，其中所述电子被捕获并存储于一受限制区域内，并通过将热电洞注入所述氮化物来抹除所述单元。2002年10月25日申请的序列号为10/280,352的美国专利申请案(公告案号为2003-0109093)中说明了采用介电存储组件的数种特定单元结构。如同在绝大多数集成电路应用中，对于快闪EEPROM存储器单元阵列，同样存在缩小构件建某一集成电路功能所需硅衬底区域的压力。为了增加一给定尺寸的记忆卡及其它类型封装的存储容量，或为了增加容量同时减小尺寸，一直希望增加硅衬底的一给定区域内所能存储的数字数据的数量。增加数据存储密度的一种方法是每一存储器单元及/或每一存储组件存储多于一个数据位。此方法是通过将一存储组件电荷电平电压范围窗口分成多于二个状态而实现。使用四个此类状态允许每一单元存储二个数据位，八个状态允许每一存储组件存储三个数据位，以此类推。美国专利案第5,043,940及5,172,338号中说明了使用浮动栅极的多状态快闪EEPROM结构及其操作，而对于使用介电浮动栅极的结构，则在前面提到的序号为10/280,352的美国申请案中有相关说明。一多状态存储器单元阵列的选定部分也可基于各种原因以美国专利案第5,930,167及6,456,528号中所说明的方式在两种状态(二进制)中操作。一典型的快闪EEPROM阵列的存储器单元被划分成一起抹除的分立的单元区块。即，区块是抹除单位。每一区块通常存储一个或一个以上数据页面，所述页面是编程及读取的最小单位，但在一单一操作中可编程或读取多个页面。每一页面通常存储一个或一个以上数据区段，所述区段的尺寸由主机系统来定义。根据一所建立的关于磁盘驱动器的标准，一实例区段包括512个用户数据字节，再加上某些数量的关于用户数据及/或所述用户数据存储于其中的区块的开销信息的字节。存储器系统通常在每一区块内配置有16、32或更多页面，且每一页面均存储一个或仅数个主机数据区段。一快闪存储器系统中的控制器通常包括一微处理器，所述微处理器执行来自—固件操作系统的指令以控制所述存储器阵列的操作以及数据在所述阵列与所述主机系统之间的流动。在某些商业产品中，此固件存储于作为所述控制器一部分的一小型快闪EEPROM内，其通常是一与一个或一个以上存储器单元阵列集成电路芯片分离的集成电路芯片。使用一快闪存储器允许通过重新编程而容易地更新所述固件。通常，一旦所述系统通电或重置，便从所述快闪存储器读取所述固件并将所述固件读入控制器RAM。最初，所述控制器微处理器执行所述控制器ROM内存储的少量启动码以将所述固件加载到RAM内。然后，由于可使用能够比所述快闪存储器更快读取的此一类型的存储器，所述微处理器执行来自所述RAM的固件指令。当然，所述RAM是易失性的，但是，如果断电，则在恢复电力后所述固件被再次从所述快闪存储器加载到所述RAM内并恢复所述存储器系统的操作。尽管此固件启动系统操作得相当好，但所述控制器集成电路芯片较昂贵，因为必须使用与用于形成所述芯片上的其它电路不同的一程序来形成所述快闪存储器。因此人们已建议为了降低产品成本，将所述固件存储于不允许所述主机存取以存储用户数据的快闪存储器单元阵列的指定区块内。一旦系统初始化，所述控制器微处理器便执行所述ROM启动码以将所述固件从快闪存储器的指定区块加载到所述RAM内。此仍然允许通过重新编程所述快闪区块来改变及更新所有固件，因为所述ROM内仅存储少量码来载入所述固件。
技术实现思路
显然，极为重要的是保持加载到所述控制器RAM内的固件的完整性。所加载的固件中的任何错误(即使仅在一个位内)也能致使所述存储器系统不规则地操作，或者甚至根本不能操作。除此类不规则操作或失效的其它不利影响外，用户数据在其编程或读取时可能受到破坏，或者甚至使其不能从所述存储器中检索。即使后来通过重新加载所述固件或所述固件的另一副本来校正所述错误，用户数据或从所述快闪存储器读取用户数据的能力可能已经遭到不能修复的损害。因此，在将所述固件编程到所述快闪存储器的保留区块内的过程中以及在所述固件在系统初始化后向RAM转移期间，均采取步骤以改善所述固件的完整性，所述固件控制所述微处理器的操作以编程用户数据并将用户数据存储于所述快闪存储器的其它区块内。将所述操作固件的二个或二个以上副本存储于所述快闪存储器内的不同位置处。所述位置无需固定。而是，可最佳地选择每一卡或嵌入式存储器系统的存储器单元的保留区块以用于在将所述固本文档来自技高网...

【技术保护点】
一种初始化－存储器存储系统的方法，所述存储器存储系统具有：快闪存储器，其包含存储于所述快闪存储器中不同位置中的固件码的至少第一及第二副本；一微处理器；一只读存储器（ＲＯＭ），其包含微处理器可存取的启动码；及一随机存取存储器（ＲＡＭ），其用于存储微处理器可存取的固件码，所述方法包含：执行所述启动码以将所述固件的一第一副本从所述快闪存储器转移至所述ＲＡＭ，识别所述固件码的所述转移的第一副本中的任何位错误，如果位错误被识别为是可校正的，则校正所述错误位，如果位错误被识别是不可校正的，则将所述固件码的所述第二副本的至少一部分读入所述ＲＡＭ，以替代所述第一副本中包含所述不可校正的位错误的至少一部分，及执行来自所述ＲＡＭ的所述固件码的一无错误副本。

【技术特征摘要】
【国外来华专利技术】US 2003-12-31 10/751,0331.一种初始化一存储器存储系统的方法，所述存储器存储系统具有快闪存储器，其包含存储于所述快闪存储器中不同位置中的固件码的至少第一及第二副本；一微处理器；一只读存储器(ROM)，其包含微处理器可存取的启动码；及一随机存取存储器(RAM)，其用于存储微处理器可存取的固件码，所述方法包含执行所述启动码以将所述固件的一第一副本从所述快闪存储器转移至所述RAM，识别所述固件码的所述转移的第一副本中的任何位错误，如果位错误被识别为是可校正的，则校正所述错误位，如果位错误被识别是不可校正的，则将所述固件码的所述第二副本的至少一部分读入所述RAM，以替代所述第一副本中包含所述不可校正的位错误的至少一部分，及执行来自所述RAM的所述固件码的一无错误副本。2.如权利要求1所述的方法，其中识别所述转移的第一副本中的任何位错误包括通过将所述固件部分在其从所述快闪存储器转移至所述RAM时连续传递经过错误校正码(ECC)电路而依据所述固件的所述第一副本的个别部分来计算ECC，并将所述计算的ECC与先前依据所述固件数据的所述第一副本的所述部分计算出的ECC进行比较。3.如权利要求2所述的方法，其中校正所述错误位包括所述微处理器执行所述启动码的一错误校正算法以校正错误位。4.如权利要求2所述的方法，其中所述固件码的所述第一副本的所述个别部分包括一个或一个以上数据区段，及先前依据所述个别部分计算出的并与所述个别部分一起存储于所述快闪存储器内的一ECC。5.如权利要求1所述的方法，其另外包含在执行所述启动码以将所述固件的一第一副本从所述快闪存储器转移至所述RAM之前进行以下操作首先一次一个位置地存取所述快闪存储器内的复数个固定位置，直至发现一初始化存储器映像图是存储于所述复数个固定位置的至少一位置处且其包含其中存储有所述固件码的至少第一及第二副本的所述快闪存储器的所述不同位置的地址，读取所述初始化存储器映像图的数据以获得所述地址，且然后存取所述固件码的所述第一副本。6.如权利要求5所述的方法，其进一步包含识别从所述初始化存储器映像图读取的所述数据内的任何位错误，如果所述读取数据内的位错误被识别为是可校正的，则校正所述错误位，及如果所述读取数据内的位错误被识别为是不可校正的，则在不同条件下重新读取所述初始化存储器映像图的所述数据。7.如权利要求1所述的方法，其中将所述固件码的至少第一及第二副本存储于所述快闪存储器的所述不同位置中，而所述存储器的每一快闪存储器存储组件仅存储一给定数量的一个或一个以上固件码位，而所述存储器存储系统的进一步特征在于将用户数据每一存储组件多于所述给定数量的用户数据位地存储于所述快闪存储器的其它位置中。8.如权利要求7所述的方法，其中所述给定数量的一个或一个以上位确切地是每一快闪存储器存储组件一个位。9.如权利要求1所述的方法，其进一步包含识别所述固件码的所述第二副本的所述转移的至少一部分内的任何位错误，及如果识别所述固件码的所述第二副本的所述转移的至少一部分内的位错误是不可校正的，则在趋向于减少所述第二副本中所述转移的至少一部分内的位错误数量的条件下，重复读取所述固件码的所述第二副本的所述至少一部分。10.如权利要求1所述的方法，其进一步包含在执行所述启动码以将所述同件的一第一副本从所述快闪存储器转移至所述RAM之前，检查在将固件存储于所述快闪存储器内时设定的一固件存在旗标的状态；及仅当设定所述固件存在旗标时，才继续执行所述启动码以将所述固件的所述第一副本从所述快闪存储器转移至所述RAM。11.如权利要求1所述的方法，其另外包含响应于识别一预定数量的一个或一个以上位错误的若干位错误，设定与所述固件的所述第一副本的所述错误数据所存储的所述快闪存储器的位置相关的一内务处理旗标。12.如权利要求11所述的方法，其另外包含响应于设定所述内务处理旗标，在已将所述固件码的一无错误副本转移进所述RAM后，校正所述固件的所述第一副本的所述错误数据。13.如权利要求12所述的方法，其中校正所述固件的所述第一副本的所述错误数据包括将所述固件的所述校正的第一副本重新写入所述快闪存储器中。14.如权利要求13所述的方法，其中重新写入所述固件的所述校正的第一副本包括将所述校正的第一副本重新写入与其原先存储的位置不同的一位置。15.如权利要求12所述的方法，其中校正固件的所述第一副本的所述错误数据包括使用一错误校正码。16.如权利要求12所述的方法，其中校正所述固件的所述第一副本的所述错误数据包括转移来自固件码的所述第二副本的良好数据。17.一种操作一存储器存储系统的方法，所述存储器存储系统具有快闪存储器；一微处理器；一只读存储器(ROM)，其包含可由所述微处理器存取的启动码；一随机存取存储器(RAM)；及依据通过其的数据计算一错误校正码(ECC)的电路，所述方法包含通过一次一个地将固件副本传递经过所述ECC电路而将固件码的至少第一及第二副本存储于所述快闪存储器的不同可寻址位置中及将由此计算出的所述ECC存储于所述快闪存储器内，然后，通过促使所述微处理器执行所述启动码以经由所述ECC电路将所述固件的所述第一副本从所述快闪存储器转移至所述RAM来起始所述存储器系统的操作，其中所述ECC电路依据转移的所述固件的所述第一副本计算一ECC，利用所述计算并存储的ECC来识别所述固件码的所述转移的第一副本内的任何位错误，及如果位错误被识别为是可校正的，则促使所述微处理器执行所述启动码内的一错误校正算法以校正所述错误位，以将所述固件码无任何错误地加载到所述RAM内，或者如果位错误被识别为是不可校正的，则将所述固件码的所述第二副本的至少一部分转移到所述RAM内，以替代所述第一副本中包含所述不可校正的位错误的至少一部分，以将所述固件码无任何错误地加载到所述RAM内。18.如权利要求17所述的方法，其中存储所述固件码包括存储依据所述固件码的一个或一个以上区段个别计算出的ECC。19.如权利要求17所述的方法，其另外包含将一映像图存储于所述快闪存储器的预定复数个位置中的一个位置内，所述映像图包含...

【专利技术属性】
技术研发人员：卡洛斯J冈萨雷斯，安德鲁汤姆林，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]