具有无记忆的页面表的集成电路制造技术

公开了一种系统，所述系统包括处理器、可由所述处理器寻址的无记忆的第一级页面表以及存储在耦合到所述处理器的存储器中的第二级页面表。所述第二级页面表可通过第一级页面表的至少一个入口来寻址。

【技术实现步骤摘要】
【国外来华专利技术】本公开的领域本公开涉及使用无记忆(memoryless)的页面表的系统和方法。背景用于嵌入式应用的集成电路装置可以使用有限量的计算机存储器。例如，在便携式装置中使用的处理器具有相当大的处理和功能性要求，但例如个人数字助理，移动电话，或MP3音频播放器等便携式装置由于尺寸较小，仅可以使用采用有限量的计算机存储器。另外，处理器装置经常使用虚拟存储技术，其要求使用一个或多个页面表以从虚拟存储器映射到物理存储器地址。页面表存储在存储器中并占用存储器空间。为了处理在确定应用中节省存储器空间的要求，已描述了一种其使用压缩技术来减少页面表的大小的方法。尽管压缩技术减少了页面表的存储容量，但这种压缩技术也增加了存取存储器过程的系统开销和额外的复杂性。增加的复杂性增加了系统成本并会影响处理性能。因此，就需要一种改进的使用存储器和分页表的系统和方法。附图的简要说明附图说明图1是示出了包括处理器和无记忆的页面表的集成电路的框图；图2是示出了无记忆的第一级页面表的实施例的进一步细节的框图；图3是示出了存取第一和第二级页面表的方法的流程图；图4是示出了寻址第一和第二级页面表的方法的流程图；及图5是示出了存储器地址的数据结构的总图。附图的详细说明参照图1，示出了包括处理器102、存储器总线104、存储器映射模块106和计算机可读取存储器110的集成电路100。存储器映射模块106包括无记忆的第一级页面表108。物理计算机存储器110包括第二级页面表112。存储器映射模块106耦合到存储器总线104。类似的，存储器装置110耦合到存储器总线104，存储器总线依次又耦合到处理器102。在操作过程中，处理器装置102可以经存储器总线104来启动到存储器映射模块106中的第一级页面表108的寻址。处理器102可以寻址第一级页面表以接收存储器地址。另外，存储在存储器110中的第二级页面表112可通过第一级页面表108中的一个或多个入口寻址。在一个具体的说明性实施例中，处理器装置102可以从第一级页面表108检索第一级存储器地址，并可以随后存取第二级页面表112以检索第二级地址。处理器102可以在由第二级地址所指示的数据单元存取计算机存储器110，以从此类地址检索数据用于进一步的处理。应注意到第一级页面表包括多个入口，所述多个入口可以用逻辑门来实现，第二级页面表112包括多个存储器地址，所述多个存储器地址作为计算机可读取存储器110的一部分来实现。因此，第二级页面表存储在存储器中，但第一级页面表108没有存储在存储器中，而是作为无记忆的模块来实现。此外，应注意到在具体说明性实施例中，无记忆的第一级页面表108以电路来实现，所述电路嵌入在集成电路100内且未使用外部存储器。因此，无记忆的第一级页面表108有利地提供了第一级分页功能，而不会耗费集成电路100中的宝贵的存储器资源。参照图2，示出了系统100的进一步的细节。系统100包括处理器102、存储器总线104和无记忆的第一级页面表108。无记忆的第一级页面表108包括第一多路复用器206、第二多路复用器216、逻辑门及固定地址值218和多个触发器装置，例如用作说明的触发器210，212及214。第二多路复用器216从存储器总线104接收标记为“映射映射模式”和“地址模式”的两个输入。第二多路复用器216向第一多路复用器206提供输出220。逻辑门及固定地址值218向第一多路复用器206提供输入。与此类似，第一多路复用器206从触发器210，212和214接收输入。逻辑门及固定地址值218和触发器210，212，及214可以被统称为地址模块。在操作过程中，第一级多路复用器206从逻辑门及固定地址值218和触发器210，212，及214接收地址信息。所述地址信息由多个数据段组成。所述数据段的第一部分可以由逻辑门及固定地址值218保持在恒定地址值。所述数据段的第二部分可以对触发器210，212，和214做出响应。每个触发器的数字逻辑状态可由处理器102来选择。第一多路复用器206可以运行在多个地址模式中。地址模式通过从多路复用器216而来的输出220来提供。地址模式可以从包括错误模式(error mode)，粗略模式，精确模式和部分模式的多种模式中选择。第二多路复用器216还可以用于为第一多路复用器206确定映射模式。映射模式可以从直接映射映射模式、第二级页面表模式或其它适当的操作模式中选择。多路复用器216的输出基于由处理器提供的映射模式和地址模式输入。第一多路复用器206从处理器102接收地址，基于由逻辑门及固定地址值218，触发器210，212及214，和多路复用器216的输出220提供的输入，第一多路复用器206向处理器102提供第一级页面表地址。第一级页面表地址可以用于直接存取存储单元，或可以用于存取存储在存储器中的第二级页面表，例如表112。参照图3，示出了一种寻址无记忆的第一级页面表和存取数据单元的方法。该方法包括存取无记忆的第一级页面表的处理器，如在300所示。该方法还包括在302从无记忆的第一级页面表接收地址，及基于该地址存取存储器，如在304所示。参照判定步骤306，评估该地址以便判定其是否会在第二级页面表中被找到。如果地址位于第二级页面表内，那么在308，存取计算机可读取存储器内的第二级页面表就，并基于第二级入口执行进一步的存储器存取，如在310所示。回头参照判定步骤306，如果地址是从第一级页面表而来的直接地址且没有在第二级页面表中找到，那么就使用第一级页面表地址来存取存储器中的数据，如在312所示。当第一级页面表提供直接地址时，到计算机可读取存储器的物理地址可以是硬连线的，而不会耗费存储器资源。可选的，存储器地址的一部分可以由处理器控制来选择，并是可编程的，例如，通过使用如图2所示的多个触发器。如果被存取的第一级页面表的入口没有在计算机可读取存储器中找到，例如由处理器启动的虚拟存储器寻址是页面错失，那么第一级页面表就提供表示不可用存储单元的地址。因此，本公开的系统和方法提供了有效的存储器技术，用于执行计算机存储器的第一和第二级变址读写(indexed reads and writes)。在具体实施例中，第一级页面表可以具有16千字节容量的寻址空间。在此实施例中，计算机可读取存储器可以具有256千字节的总存储空间。因此，在该具体说明性实例中，第一级页面表的存储器地址空间大于计算机存储器容量的5％。如此，通过以无记忆的电路来实现第一级页面表，可以有利的获得相当大量的存储器，例如大于存储器的5％，以用于其它目的。此外，应注意到在具体实例中的第二级页面表耗费的空间小于第一级页面表。例如，第二级页面表可以具有小于4千字节的存储器空间要求。参照图4，示出了一种使用第一和第二级页面表存取存储器的方法。该方法包括在402向在无记忆的第一级页面表中的多路复用器提供第一级页面表地址和模式控制信号。该方法进一步包括从无记忆的第一级页面表接收第二地址，如在404所示。在具体实施例中，第二地址可以由在第一级页面表108中的第一多路复用器206提供。该方法进一步包括定位计算机存储器内第二级页面表中的数据单元。第二页面表入口与第二地址相对应，如在406所示。该方法进一步包括从计算机存本文档来自技高网...

【技术保护点】
一种系统，包括：处理器；无记忆的第一级页面表，可由所述处理器寻址；及第二级页面表，存储在耦合到所述处理器的存储器中，所述第二级页面表可通过第一级页面表的至少一个入口来寻址。

【技术特征摘要】
【国外来华专利技术】US 2005-6-24 11/1665031.一种系统，包括处理器；无记忆的第一级页面表，可由所述处理器寻址；及第二级页面表，存储在耦合到所述处理器的存储器中，所述第二级页面表可通过第一级页面表的至少一个入口来寻址。2.如权利要求1的系统，其中所述无记忆的第一级页面表包括耦合到所述处理器的第一多路复用器及耦合到所述多路复用器的多个地址模块。3.如权利要求2的系统，其中所述多个地址模块中的至少一个地址模块由多个数据段组成，所述多个数据段的第一部分被一组逻辑门保持在恒定地址值，所述多个数据段的第二部分响应于所述多个触发器，其中所述多个触发器中每个触发器的数字逻辑状态可由处理器选择。4.如权利要求4的系统，其中所述多个地址模块中的至少一个地址模块与存储单元相关联，且所述多个触发器中的至少一个触发器的数字逻辑状态代表存储单元的高速缓存状态。5.如权利要求4的系统，其中所述多个触发器中的至少一个触发器的数字逻辑状态代表存储器存取模式。6.如权利要求5的系统，其中所述存储器存取模式从粗略模式或精确模式中选择。7.如权利要求2的系统，进一步包括耦合到第一多路复用器的第二多路复用器，以为第一多路复用器确定存储器地址模式。8.如权利要求7的系统，其中所述存储器地址模式从错误模式、粗略模式、精确模式或部分模式中的一个来选择。9.如权利要求7的系统，其中所述第二多路复用器用于为第一多路复用器确定一个选择。10.如权利要求8的系统，其中所述选择是直接地址或第二级页面表地址中的一个。11.如权利要求1的系统，其中所述无记忆的第一级页面表由多个入口组成，且所述多个入口中的至少一个入口是预定的恒定二进制值。12.如权利要求11的系统，其中所述多个入口中的至少一个入口基于所述多个触发器中的至少一个来确定。13.如权利要求1的系统，其中所述第二级页面表存储计算机可读取存储器的多个物理存储器地址。14.如权利要求13的系统，进一步包括计算机可读取存储器。15.如权利要求14的系统，进一步包括耦合到计算机可读取存储器的存储器总线。16.一种方法，包括从无记忆的第一级页面表接收存储器地址；及基于所述存储器地址，存取存储器装置中的数据单元。17.如权利要求16的方法，进一步包括存取存储在存储器装置内该数据单元中...

【专利技术属性】
技术研发人员：DC巴克，
申请(专利权)人：矽玛特有限责任公司，
类型：发明
国别省市：US[美国]