三维存储器件及其制作方法技术

公开了三维(3D)存储器件及其制作方法的实施例。所述方法包括：在衬底上形成交替电介质堆叠层；在交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞，其中，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分；在交替电介质堆叠层中形成多个沟道结构；在交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞的一个扩大的连接部分的侧壁；将交替电介质堆叠层转换为交替导电/电介质堆叠层；以及在包括连接至对应结构强化插塞的一个扩大的连接部分的扩大的末端部分的每一栅缝隙中形成栅缝隙结构。

【技术实现步骤摘要】
三维存储器件及其制作方法本申请是申请日为2019年11月28日，题为“三维存储器件及其制作方法”，申请号为201980003403.2的专利申请的分案申请。
本公开总体上涉及半导体
，并且特别是涉及用于形成三维(3D)存储器件的方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制作工艺使平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得具有挑战性而且昂贵。因而，平面存储单元的存储密度接近上限。三维(3D)存储架构能够解决平面存储单元中的密度限制。随着半导体技术的进步，3D存储器件(例如，3DNAND存储器件)不断扩充更多的氧化物/氮化物(ON)层，以提高晶圆的面积利用率。在一些现有的3DNAND存储器件中，随着氧化物/氮化物(ON)层的数量的增大，栅缝隙(GLS)的刻蚀深度也相应地增大，从而导致GLS之间的字线(WL)结构在后续工艺中由于应力和其他因素而有发生崩塌的风险。这样的WL结构崩塌可能影响后续的3D存储器件制作工艺，例如，增大了光刻对准工艺中的重叠误差。
技术实现思路
本文公开了三维(3D)存储器件及其制作方法的实施例。本公开的一个方面提供了一种用于形成三维(3D)存储器件的方法。该方法可以包括：在衬底上形成交替电介质堆叠层；在交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞，其中，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分；在交替电介质堆叠层中形成多个沟道结构；在交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞的一个扩大的连接部分的侧壁；将交替电介质堆叠层转换为交替导电/电介质堆叠层；以及在包括连接至对应的结构强化插塞的一个扩大的连接部分的扩大的末端部分的每一栅缝隙中形成栅缝隙结构。在一些实施例中，形成所述交替电介质堆叠层包括：形成在垂直方向堆叠的至少32个电介质层对，其中，每一电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。在一些实施例中，顶部选择栅切口和结构强化插塞是在单个工艺中同时形成的。在一些实施例中，形成所述顶部选择栅切口和所述两个结构强化插塞包括：在交替电介质堆叠层的上部部分中形成沿字线方向延伸的沟槽，并且在沟槽的两侧上形成两个开口；以及在沟槽和两个开口中沉积绝缘材料，从而分别形成顶部选择栅切口和两个结构强化插塞。在一些实施例中，形成所述沟槽和所述两个开口包括：对交替电介质堆叠层的顶部的三个电介质层对进行刻蚀，以形成沟槽和两个开口；其中，两个开口沿位线方向与沟槽相距相同的距离。在一些实施例中，形成所述开口包括：使用H状的图案化掩模形成开口，沿字线方向,该开口在中间在位线方向具有较小宽度并且在两端处在位线方向具有较大宽度。在一些实施例中，形成所述多个沟道结构包括：形成贯穿交替电介质层的多个沟道孔；在多个沟道孔的侧壁上形成功能层；在每一沟道孔中形成覆盖该功能层的沟道层；以及形成填充每一沟道孔的电介质填充结构。在一些实施例中，形成所述多个沟道孔包括：在相邻的顶部选择栅切口和结构强化插塞之间形成相同行数的沟道孔。在一些实施例中，形成所述多个沟道孔包括：在相邻的顶部选择栅切口和结构强化插塞之间形成奇数行的沟道孔；其中，每一行沟道孔与相邻行的沟道孔交错布置。在一些实施例中，形成所述多条栅缝隙包括：在每一结构强化插塞的两侧上形成一对贯穿交替电介质堆叠层并且沿字线方向延伸的栅缝隙。在一些实施例中，将交替电介质堆叠层转换为交替导电/电介质堆叠层包括：采用导电层代替交替电介质中的第二电介质层。根据权利要求1所述的方法，其中，在每一栅缝隙中形成栅缝隙结构包括：在每一栅缝隙的侧壁上形成栅缝隙胶合层；在每一栅缝隙的下部部分中形成下部导电壁；在每一栅缝隙的上部部分中形成上部导电壁。在一些实施例中，在每一栅缝隙中形成所述栅缝隙结构还包括：在下部导电壁和上部导电壁之间形成另一栅缝隙胶合层；其中，与上部导电壁相比，下部导电壁具有更小的对所述3D存储器件的应力。本公开的另一方面提供了一种三维(3D)存储器件，包括：处于衬底上的交替导电/电介质堆叠层；处于交替导电/电介质堆叠层中的多个沟道结构；处于多个沟道结构之间并且在字线方向延伸的顶部选择栅切口；处于多个沟道结构之间的两个结构强化插塞，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分；处于交替导电/电介质堆叠层中的多条栅缝隙结构，其中，每一栅缝隙结构包括连接至对应的结构强化插塞的一个扩大的连接部分的扩大的末端部分。在一些实施例中，交替导电/电介质堆叠层包括在垂直方向堆叠的至少32个导电/电介质层对。在一些实施例中，顶部选择栅切口和两个结构强化插塞包括相同的材料并且位于所述交替导电/电介质堆叠层的相同上部部分中；并且两个结构强化插塞沿位线方向与顶部选择栅切口相距相同的距离。在一些实施例中，在字线方向上，每一结构强化插塞具有在位线方向具有较小宽度的窄支撑主体以及被布置在两端处的在位线方向具有较大宽度的两个扩大的连接部分。在一些实施例中，每一沟道结构包括：处于沟道孔的侧壁上的功能层；填充每一沟道孔的电介质填充结构；以及处于功能层和电介质填充结构之间的沟道层。在一些实施例中，相同的奇数行的沟道结构布置在相邻的顶部选择栅切口和结构强化插塞之间；并且每一行沟道结构与相邻行的沟道结构交错布置。在一些实施例中，每一栅缝隙结构贯穿交替导电/电介质堆叠层并沿线方向延伸，并且每一栅缝隙结构包括下部导电壁、上部导电壁以及处于所述下部导电壁和所述上部导电壁之间的栅缝隙胶合层。本领域技术人员根据本公开的说明书、权利要求和附图能够理解本公开的其他方面。附图说明被并入本文并形成说明书的一部分的附图示出了本公开的实施例，并且附图与说明书一起进一步用以解释本公开的原理，并使相关领域的技术人员能够实践和使用本公开。图1通过顶视图示出了3D存储器件的示意图。图2通过示意性放大顶视图示出了垂直固定的GLS结构的各种设计。图3示出了根据本公开的一些实施例的用于形成3D存储器件的示例性方法的流程图。图4、图5A-图5C、图6A-图6B、图7A-图7B、图8A-图8B、图9A-图9B以及图10A-图10C通过各种视图示出了根据本公开的一些实施例的处于图3所示的方法的某些制作阶段的示例性3D存储器件的示意图。将参考附图描述本公开的实施例。具体实施方式尽管讨论了具体配置和布置，但是应当理解所述讨论只是为了达到举例说明的目的。本领域技术人员将认识到可以使用其他配置和布置而不脱离本公开的精神和范围。对于本领域技术人员而言显而易见的是也可以将本公开用到各种各样的其他应用中。应当指出，在说明书中提到的“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等表示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这本文档来自技高网...

【技术保护点】
1.一种用于形成三维(3D)存储器件的方法，包括：/n在衬底上形成交替电介质堆叠层；/n在所述交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞；/n在所述交替电介质堆叠层中形成多个沟道结构；/n在所述交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞；/n将所述交替电介质堆叠层转换为交替导电/电介质堆叠层；以及/n在包括连接至对应的结构强化插塞的每一栅缝隙中形成栅缝隙结构。/n

【技术特征摘要】
1.一种用于形成三维(3D)存储器件的方法，包括：
在衬底上形成交替电介质堆叠层；
在所述交替电介质堆叠层的上部部分中形成顶部选择栅切口和两个结构强化插塞；
在所述交替电介质堆叠层中形成多个沟道结构；
在所述交替电介质堆叠层中形成多条栅缝隙，其中，每一栅缝隙暴露对应的结构强化插塞；
将所述交替电介质堆叠层转换为交替导电/电介质堆叠层；以及
在包括连接至对应的结构强化插塞的每一栅缝隙中形成栅缝隙结构。


2.根据权利要求1所述的方法，其中，每一结构强化插塞具有窄支撑主体和两个扩大的连接部分，并且其中，所述每一栅缝隙暴露对应的结构强化插塞的一个扩大的连接部分的侧壁，所述栅缝隙结构包括连接至对应的结构强化插塞的一个扩大的连接部分的扩大的末端部分。


3.根据权利要求1所述的方法，其中，每一结构强化插塞具有矩形形状，并且其中，所述栅缝隙结构包括连接至对应的结构强化插塞的扩大的末端部分。


4.根据权利要求1所述的方法，其中，形成所述交替电介质堆叠层包括：
形成在垂直方向堆叠的至少32个电介质层对，其中，每一电介质层对包括第一电介质层和不同于所述第一电介质层的第二电介质层。


5.根据权利要求1所述的方法，其中，所述顶部选择栅切口和所述结构强化插塞是在单个工艺中同时形成的。


6.根据权利要求5所述的方法，其中，形成所述顶部选择栅切口和所述两个结构强化插塞包括：
在所述交替电介质堆叠层的上部部分中形成沿字线方向延伸的沟槽，并且在所述沟槽的两侧上形成两个开口；以及
在所述沟槽和所述两个开口中沉积绝缘材料，从而分别形成所述顶部选择栅切口和所述两个结构强化插塞。


7.根据权利要求6所述的方法，其中，形成所述沟槽和所述两个开口包括：
对所述交替电介质堆叠层的顶部的三个电介质层对进行刻蚀，以形成所述沟槽和所述两个开口；
其中，所述两个开口沿位线方向与所述沟槽相距相同的距离。


8.根据权利要求6所述的方法，其中，形成所述开口包括：
使用H状的图案化掩模形成所述开口，沿所述字线方向，所述开口在中间在位线方向具有较小宽度，并且在两端处在所述位线方向具有较大宽度。


9.根据权利要求1所述的方法，其中，形成所述多个沟道结构包括：
形成贯穿所述交替电介质层的多个沟道孔；
在所述多个沟道孔的侧壁上形成功能层；
在每一沟道孔中形成覆盖所述功能层的沟道层；以及
形成填充每一沟道孔的电介质填充结构。


10.根据权利要求9所述的方法，其中，形成所述多个沟道孔包括：
在相邻的顶部选择栅切口和结构强化插塞之间形成相同行数的沟道孔。


11.根据权利要求10所述的方法，其中，形成所述多个沟道孔包括：
在相邻的顶部选择栅切口和结构强化插塞之间形成奇数行的沟道孔；
其中，每一行沟道孔与相邻行沟道孔交错布置。


12.根据权利要求1所述的方法，其中，形成所述多条栅缝隙包括：
在每一结构强化插塞的两侧上形成一对贯穿所述交替电介质堆叠层并且沿字线方向...

【专利技术属性】
技术研发人员：徐文祥，杨号号，黄攀，严萍，霍宗亮，周文斌，徐伟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42