半导体存储装置制造方法及图纸

本实用新型专利技术公开了一种半导体存储装置，包含一基底、多个有源区、多个第一导线以及至少一第一插塞。有源区相互平行地沿着第一方向延伸，第一导线横跨有源区，其中，各该第一导线具有相对的第一端与第二端。该第一插塞设置在该第一导线的该第一端上，电连接该第一导线，其中，该第一插塞整体包覆该第一导线的该第一端，并直接接触该第一端的顶面、侧壁以及端面。如此，可增加该插塞与第一导线之间的接触面积，降低该插塞的接触电阻，进而提高该插塞与第一导线电连接的可靠度。

【技术实现步骤摘要】
半导体存储装置
本技术涉及半导体存储领域，尤其是涉及一种半导体存储装置。
技术介绍
随着各种电子产品朝小型化发展之趋势，动态随机存储器(dynamicrandomaccessmemory,DRAM)单元的设计也必须符合高集成度及高密度之要求。对于一具备凹入式闸极结构之DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面闸极结构之DRAM单元。一般来说，具备凹入式闸极结构之DRAM单元会包含一晶体管组件与一电荷贮存装置，以接收来自于位线及字线的电压信号。然而，受限于工艺技术之故，现有具备凹入式闸极结构之DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器组件之效能及可靠度。
技术实现思路
本技术之一目的在于提供一种半导体存储装置，该半导体存储装置的插塞系设置在位线或字线的两相对端部上，并且整体包覆该位线或该字线的该端部。如此，该插塞可直接接触该端部的顶面、侧壁以及端面，可增加该插塞与该位线或是与该字线之间的接触面积，降低该插塞的接触电阻，进而提高该插塞与该位线或是与该字线电连接的可靠度。为达上述目的，本技术之一实施例提供一种半导体存储装置，包含一基底、多个有源区、多个第一导线以及至少一第一插塞。所述有源区相互平行地沿着第一方向延伸，所述第一导线横跨所述有源区，其中，各所述第一导线具有相对的第一端与第二端。所述第一插塞设置在所述第一导线的所述第一端上，电连接所述第一导线，其中，所述第一插塞整体包覆所述第一导线的所述第一端，并直接接触所述第一端的顶面、侧壁以及端面。本技术的半导体存储装置系将插塞设置在导线(位线或字线等)的两相对端部，并整体包覆该导线的端部。如此，该插塞至少可直接接触该导线的该端部的顶面、侧壁以及端面，增加该插塞与该导线之间的接触面积，并降低该插塞的接触电阻。再者，该导线的该端部还可选择额外设置一突出部，进一步提高该插塞与该导线之间的接触面积，其中，该突出部可具有各种形状(直线状、L状、弧状或者是挂勾状)或尺寸的选择。由此，本技术的半导体存储装置有助于提高插塞与导线间电性连接的可靠度。可选地，所述第一插塞覆盖在所述第一端的所述侧壁的厚度小于所述第一插塞覆盖在所述第一端的所述端面的厚度。可选地，所述第一插塞覆盖在所述第一端的所述侧壁以及所述端面的部分在垂直于所述基底的方向上具有不同的深度。可选地，所述第一插塞的不同侧壁到所述第一端的不同表面的距离不同，所述第一插塞到所述第一端的距离越大的部分，在垂直于所述基底的方向上的深度越深。可选地，所述第一插塞的底面低于所述第一导线的底面。可选地，所述半导体存储装置还包含：多个第二导线，相互平行地沿着第一方向延伸并横跨所述有源区，其中，各所述第二导线在垂直于所述第一方向的第二方向上与各所述第一导线依序交替排列，并且各所述第二导线具有相对的第一端与第二端；以及至少一第二插塞，设置在所述第二导线的所述第二端上，电连接所述第二导线，其中，所述第二插塞整体包覆所述第二导线的所述第二端。可选地，所述第一导线的所述第一端以及所述第二导线的所述第一端在所述第二方向上彼此错位。可选地，所述第一插塞包含多个第一插塞，所述第一插塞交替地设置在所述第一导线的所述第一端上，且相互对位。可选地，各所述第一导线的所述第一端包含一第一突出部，所述第一突出部皆朝向第三方向延伸。可选地，各所述第一导线的所述第二端包含一第二突出部，所述第二突出部皆朝向相对于所述第三方向的相反方向延伸。可选地，各所述第一突出部以及各所述第二突出部系呈直线状或L状。可选地，所述第一插塞还包覆所述第一导线的所述第一端上的所述第一突出部。可选地，所述第一插塞完全包覆所述第一突出部的端面。可选地，所述第一导线设置在所述基底内。可选地，所述基底还包括一浅沟渠隔离，环绕所述有源区，其中，所述第一导线的所述第一端设置在所述浅沟渠隔离内。可选地，所述第一导线设置在所述基底上。可选地，所述基底还包括一浅沟渠隔离，环绕所述有源区，其中，所述第一导线的所述第一端设置在所述浅沟渠隔离上。可选地，还包含：多个第三导线，所述第三导线相互平行地沿着第一方向延伸，其中，所述第三导线设置在所述第一导线的一侧，并且各所述第三导线具有相对的第一端与第二端；以及至少一第三插塞，设置在所述第三导线上，靠近所述第三导线的所述第一端，电连接所述第三导线，其中，所述第三插塞未覆盖所述第三导线的所述第一端。可选地，所述第三插塞覆盖所述第三导线的两相对侧壁以及顶面。可选地，还包含：一绝缘层，覆盖在所述有源区以及所述第一导线上，所述第一插塞是设置在所述绝缘层内，并且，所述第一插塞的顶面与所述绝缘层的顶面齐平。附图说明图1至图8绘示本技术第一优选实施例中半导体存储装置的示意图；其中图1为本技术的半导体存储装置的俯视示意图；图2为图1中沿着切线A-A’的剖面示意图；图3为图1中沿着切线B-B’的剖面示意图；图4为图1中沿着切线B-B’的另一剖面示意图；图5为图1中沿着切线C-C’的剖面示意图；图6为图1中沿着切线D-D’的剖面示意图；图7为图1中沿着切线D-D’的另一剖面示意图；图8为图1中沿着切线D-D’的再一剖面示意图；图9绘示本技术第二优选实施例中半导体存储装置的俯视示意图；图10绘示本技术第三优选实施例中半导体存储装置的俯视示意图。其中，附图标记说明如下：100、第一半导体存储装置；200、第二半导体存储装置；300、第三半导体存储装置；101、第一区域；102、第二区域；110、基底；112、浅沟渠隔离；113、有源区；130、第一字线；130a、第一底面；131、介电层；133、闸极介电层；135、闸极；137、第三绝缘层；140、第二绝缘层；142、第一绝缘层；150、第一位线；150a、第二底面；151、半导体层；153、第一阻障层；155、第一金属层；157、屏蔽层；160、位线接触插塞；170、第一插塞；190、第二插塞；171、第一阻障层；191、第二阻障层；173、第二金属层；193、第三金属层；170a、第三底面；190a、第五底面；170b、第四底面；190b、第六底面；230、第二字线；231、第二突出部；233、第一突出部；231a、第三突出部；233a、第四突出部；250、第二位线；251、第五突出部；253、第六突出部；251a、第七突出部；253a、第八突出部；270、第三插塞；290、第四插塞；330、第三字线；331、第九突出部；333、第十突出部；331a、第十一突出部；333a、第十二突出部；350、第三位线；351、第十三突出部；353、第十四突出部；351a、第十五突出部；353a、第十六突出部；本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，其特征在于，包含：/n一基底；/n多个有源区，定义在所述基底上；/n多个第一导线，相互平行地沿着第一方向延伸，所述第一导线横跨所述有源区，其中，各所述第一导线具有相对的第一端与第二端；以及/n至少一第一插塞，设置在所述第一导线的所述第一端上，电连接所述第一导线，其中，所述第一插塞整体包覆所述第一导线的所述第一端，并直接接触所述第一端的顶面、侧壁以及端面。/n

【技术特征摘要】
1.一种半导体存储装置，其特征在于，包含：
一基底；
多个有源区，定义在所述基底上；
多个第一导线，相互平行地沿着第一方向延伸，所述第一导线横跨所述有源区，其中，各所述第一导线具有相对的第一端与第二端；以及
至少一第一插塞，设置在所述第一导线的所述第一端上，电连接所述第一导线，其中，所述第一插塞整体包覆所述第一导线的所述第一端，并直接接触所述第一端的顶面、侧壁以及端面。


2.依据权利要求1所述的半导体存储装置，其特征在于，所述第一插塞覆盖在所述第一端的所述侧壁的厚度小于所述第一插塞覆盖在所述第一端的所述端面的厚度。


3.依据权利要求1所述的半导体存储装置，其特征在于，所述第一插塞覆盖在所述第一端的所述侧壁以及所述端面的部分在垂直于所述基底的方向上具有不同的深度。


4.依据权利要求1所述的半导体存储装置，其特征在于，所述第一插塞的不同侧壁到所述第一端的不同表面的距离不同，所述第一插塞到所述第一端的距离越大的部分，在垂直于所述基底的方向上的深度越深。


5.依据权利要求1所述的半导体存储装置，其特征在于，所述第一插塞的底面低于所述第一导线的底面。


6.依据权利要求1所述的半导体存储装置，其特征在于，所述半导体存储装置还包含：
多个第二导线，相互平行地沿着第一方向延伸并横跨所述有源区，其中，各所述第二导线在垂直于所述第一方向的第二方向上与各所述第一导线依序交替排列，并且各所述第二导线具有相对的第一端与第二端；以及
至少一第二插塞，设置在所述第二导线的所述第二端上，电连接所述第二导线，其中，所述第二插塞整体包覆所述第二导线的所述第二端。


7.依据权利要求6所述的半导体存储装置，其特征在于，所述第一导线的所述第一端以及所述第二导线的所述第一端在所述第二方向上彼此错位。


8.依据权利要求1所述的半导体存储装置，其特征在于，所述第一插塞包含多个第一插塞，所述第一插塞交替地设置在所述第一导线的所述第一端上，且相互对位。


9.依据权利要求1所述的半导体存储装置，其特征在于，各所述第一导线的所述第一端包含一第一...

【专利技术属性】
技术研发人员：童宇诚，赖惠先，詹益旺，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：福建;35