半导体器件及制造其的方法技术

本发明专利技术提供了半导体器件及制造其的方法。该半导体器件可以包括有源图案、硅衬垫、绝缘层、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地形成在有源图案和基板的表面上。绝缘层可以形成在硅衬垫上。隔离图案可以形成在绝缘层上以填充与有源图案相邻的沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以设置在硅衬垫上，并且杂质区域可以形成在硅衬垫和与栅极结构的两侧相邻的有源图案处。

【技术实现步骤摘要】
半导体器件及制造其的方法
示例实施方式涉及半导体器件及制造其的方法。更具体地，示例实施方式涉及包括有源图案的半导体器件及制造其的方法。
技术介绍
近来，随着半导体器件变得高度集成，减小每个有源图案的上表面的面积可以是有益的。此外，可以减小有源图案之间的距离。每个有源图案应几乎没有缺陷或没有缺陷，并具有足够的面积用于形成晶体管和接触插塞。
技术实现思路
示例实施方式提供了制造具有优良特性的半导体器件的方法。示例实施方式提供了一种半导体器件。根据示例实施方式，提供了一种半导体器件，其可以包括有源图案、硅衬垫、绝缘层、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地在有源图案的表面和基板的表面上。绝缘层可以形成在硅衬垫上。隔离图案可以形成在绝缘层上以填充与有源图案相邻的沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以在硅衬垫上，并且杂质区域可以在与栅极结构的两侧相邻的硅衬垫处以及在与栅极结构的两侧相邻的有源图案处。根据示例实施方式，提供了一种半导体器件，其可以包括有源图案、硅衬垫、隔离图案、晶体管、第一绝缘夹层、第一接触插塞和第二接触插塞、位线和电容器。有源图案可以从基板突出。具有晶体结构的硅衬垫可以形成在有源图案和基板上。硅衬垫可以覆盖有源图案的表面和基板的表面。隔离图案可以在硅衬垫上填充与有源图案相邻的沟槽。晶体管可以包括栅极结构以及第一杂质区域和第二杂质区域。栅极结构可以在硅衬垫上，第一杂质区域在与栅极结构的第一侧相邻的硅衬垫处以及在与栅极结构的第一侧相邻的有源图案处，第二杂质区域在与栅极结构的第二侧相邻的硅衬垫处以及在与栅极结构的第二侧相邻的有源图案处。第一绝缘夹层可以覆盖硅衬垫、隔离图案和栅极结构。第一接触插塞和第二接触插塞可以穿过第一绝缘夹层以分别接触第一杂质区域和第二杂质区域。位线可以电连接到第一接触插塞。电容器可以电连接到第二接触插塞。根据示例实施方式，提供了一种半导体器件，其可以包括有源图案、硅衬垫、绝缘层、停止层图案、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地在有源图案的表面和基板的表面上。绝缘层可以在硅衬垫上。停止层图案可以在绝缘层上。停止层图案可以在与有源图案相邻的沟槽中。隔离图案可以形成在停止层图案上以填充沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以在硅衬垫上，并且杂质区域可以在与栅极结构的两侧相邻的硅衬垫处以及在与栅极结构的两侧相邻的有源图案处。根据示例实施方式，提供了一种制造半导体器件的方法。在该方法中，可以蚀刻基板的一部分以形成从基板突出的有源图案。具有晶体结构的第一硅衬垫可以共形地形成在有源图案的表面和基板的表面上。第一硅衬垫的表面可以被氧化以形成第二硅衬垫和在第二硅衬垫上的绝缘层。第二硅衬垫可以具有小于第一硅衬垫的厚度的厚度。可以在绝缘层上形成隔离层以填充与有源图案相邻的沟槽。可以形成包括栅极结构和杂质区域的晶体管。可以将栅极结构设置在第二硅衬垫上，并且可以在与栅极结构的两侧相邻的第二硅衬垫处以及在与栅极结构的两侧相邻的有源图案处形成杂质区域。如上所述，根据示例实施方式，有源结构可以包括通过蚀刻基板和具有晶体结构的衬垫层形成的第一有源图案。此外，绝缘层可以形成在具有晶体结构的衬垫层上。具有晶体结构的衬垫层可以具有优良的表面粗糙度，并且可以不包括缺陷。因此，形成在有源结构上的半导体器件可以具有高性能。此外，由于不减小第一有源图案的上表面的面积，所以可以容易地在有源结构上形成晶体管和接触插塞。附图说明通过以下结合附图的详细描述，将更清楚地理解示例实施方式。图1至图37表示如这里所述的非限制性示例实施方式。图1至图10和图12至图24是示出根据示例实施方式的垂直半导体器件的剖视图、俯视图和透视图；图11是用于制造半导体器件的装置；图25至图27是示出根据示例实施方式的制造半导体器件的方法的阶段的俯视图和透视图；图28至图30是示出根据示例实施方式的制造半导体器件的方法的阶段的俯视图和透视图；图31至图35是示出根据示例实施方式的制造半导体器件的方法的阶段的剖视图；以及图36和图37是示出根据示例实施方式的制造半导体器件的方法的阶段的剖视图。具体实施方式通过以下结合附图的详细描述，将更清楚地理解示例实施方式。在下文中，基本上平行于基板的上表面并且彼此交叉的两个方向分别被定义为第一方向和第二方向。第一方向和第二方向基本上彼此垂直。相对于第一方向的倾斜方向被定义为第三方向，并且垂直于第三方向的方向被定义为第四方向。第三方向和第四方向基本上平行于基板的上表面。图1至图10和图12至图24是示出根据示例实施方式的垂直半导体器件的剖视图、俯视图和透视图。图11是用于制造半导体器件的装置。具体地，图1、图7、图12和图23是俯视图。图2至图5、图8至图9、图13、图14、图16至图19、图21、图22和图24是剖视图，并且图6、图10、图15和图20是透视图。图2、图4、图8、图13、图16和图18是沿图1的线I-I'截取的剖视图。图3、图5、图9、图14、图17、图19、图21和图24是沿图1的线II-II'截取的剖视图。图22是沿图1的线III-III'截取的剖视图。每个透视图仅示出形成在有源图案中的一个的侧壁上的层。半导体器件可以包括动态随机存取存储器(DRAM)器件。参照图1至图3，基板100可以包括单晶半导体材料。基板100可以包括诸如硅、锗、硅锗等的半导体材料。在示例实施方式中，基板100可以是单晶硅。硬掩模图案(未示出)可以形成在基板100上。可以使用硬掩模图案作为蚀刻掩模来蚀刻基板100，以形成第一有源图案102和沟槽104。第一有源图案102可以从基板100突出，并且沟槽104可以形成在第一有源图案102之间。在示例实施方式中，第一有源图案102可以用作用于形成DRAM器件的有源区域。此后，可以去除硬掩模图案。在下文中，基板100和第一有源图案102被描述为不同的元件。然而，第一有源图案102可以通过蚀刻基板100来形成，使得第一有源图案102和基板100可以包括相同的半导体材料。而且，第一有源图案102和基板100可以是相同的单一体。第一有源图案102可以彼此隔离，并且第一有源图案102可以被规则地布置。沟槽104的侧壁可以对应于第一有源图案102的侧壁，并且沟槽104的底部可以对应于基板100的表面。在示例实施方式中，第一有源图案102可以在第三方向上延伸。也就是，第一有源图案102在第三方向上的长度可以大于第一有源图案102在第四方向上的长度。因此，在第一有源图案102中，第三方向可以是长轴方向，第四方向可以是短轴方向。当执行该工艺时，可以暴露基板100的表面和第一有源图案102的表面。在这种情况下，基板100的表面和第一有源图案102的表面的至少一部分可以被不规则地氧化。也就是，可以在基板100的表面和第一有本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n从基板突出的有源图案；/n具有晶体结构的硅衬垫，所述硅衬垫共形地在所述有源图案的表面和所述基板的表面上；/n在所述硅衬垫上的绝缘层；/n隔离图案，在所述绝缘层上以填充与所述有源图案相邻的沟槽；以及/n晶体管，其包括/n在所述硅衬垫上的栅极结构，以及/n与所述栅极结构的相应侧相邻的杂质区域。/n

【技术特征摘要】
20190924 KR 10-2019-01172461.一种半导体器件，包括：
从基板突出的有源图案；
具有晶体结构的硅衬垫，所述硅衬垫共形地在所述有源图案的表面和所述基板的表面上；
在所述硅衬垫上的绝缘层；
隔离图案，在所述绝缘层上以填充与所述有源图案相邻的沟槽；以及
晶体管，其包括
在所述硅衬垫上的栅极结构，以及
与所述栅极结构的相应侧相邻的杂质区域。


2.根据权利要求1所述的半导体器件，其中所述硅衬垫具有与所述有源图案的晶体结构和所述基板的晶体结构相同的晶体结构。


3.根据权利要求1所述的半导体器件，其中所述绝缘层的厚度大于所述硅衬垫的厚度。


4.根据权利要求1所述的半导体器件，其中所述硅衬垫覆盖所述有源图案的整个表面和所述基板的整个表面。


5.根据权利要求1所述的半导体器件，其中
所述栅极结构包括栅极绝缘层图案、栅电极和盖层图案，以及
所述栅极绝缘层图案接触所述硅衬垫的一部分。


6.根据权利要求1所述的半导体器件，其中
所述有源图案的部分、所述硅衬垫的部分和所述隔离图案的部分包括在第一方向上延伸的栅极沟槽，以及
所述栅极结构形成在所述栅极沟槽中。


7.根据权利要求6所述的半导体器件，其中
所述有源图案和所述硅衬垫被所述栅极沟槽暴露，以及
所述栅极结构的一部分接触所述栅极沟槽中的所述硅衬垫。


8.根据权利要求1所述的半导体器件，其中
在所述有源图案和所述基板上的所述硅衬垫具有均匀的厚度。


9.根据权利要求8所述的半导体器件，其中
所述有源图案与其他有源图案隔离并在一个方向上延伸，以及
所述有源图案在长轴方向上的长度大于所述有源图案在垂直于所述长轴方向的短轴方向上的长度。


10.根据权利要求9所述的半导体器件，其中在所述有源图案的在所述长轴方向上的侧壁上的所述硅衬垫的第一厚度大于在所述有源图案的在所述短轴方向上的侧壁上的所述硅衬垫的第二厚度。


11.根据权利要求9所述的半导体器件，其中在所述有源图案的在所述长轴方向上的侧壁上的所述硅衬垫的第一厚度小于在所述有源图案的在所述短轴方向上的侧壁上的所述硅衬垫的第二厚度。


12.根据权利要求11所述的半导体器件，还包括：
在所述绝缘层和所述隔离图案之间的停止层图案。


13.根据权利要求1所述的半导体器件，还包括：
第一绝缘夹层，覆盖所述硅衬垫、所述隔离图案和所述栅极结构；
接触插塞，穿过所述第一绝缘夹层以接触所述杂质区域。


14.一种半导体器件，包括：
从基板突出的有源图案；
在所述有源图案和所述基板上的具有晶体结构的硅衬垫，所述硅衬垫覆盖所述有源图案的表面和所述基板的表面；
隔离图案，在所述硅衬垫上填充所述有源图案之间的沟槽；
晶体管，包括栅极结构以及第一杂质区域和第二杂质区域，所述栅极结构在所述硅衬垫上，所述第一杂质区域和所述第二杂质区域与所述栅极结构的相应侧相邻；
第一绝缘夹层，覆盖所述硅衬垫、所述隔离图案和所述栅极结构；
第一接触插塞和第二接触插塞，穿过所述第一绝缘夹...

【专利技术属性】
技术研发人员：尹成美，任桐贤，金主烨，魏胄滢，李南勋，郑天炯，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR