用于半导体布局的设备及方法技术

本申请案涉及用于半导体布局的设备及方法。本发明专利技术的实施例涉及用于包含加宽部分的沟槽壁及/或包含收缩部分的导电结构的设备及方法。在一些实例中，所述沟槽壁可包含沿着所述沟槽壁的长度隔开的多个加宽部分。类似地，在一些实例中，所述导电结构可包含沿着所述导电结构的长度隔开的多个收缩部分。在一些实例中，所述加宽部分的尺寸及/或所述加宽部分之间的间隔可基于所述沟槽壁的性质。

【技术实现步骤摘要】
用于半导体布局的设备及方法
本专利技术大体上涉及导电结构(例如，电线、布线层)，且更具体来说，涉及半导体装置中的导电结构。
技术介绍
例如，导电结构可用于存储器装置中，包含易失性存储器，例如动态随机存取存储器(DRAM)。DRAM可包含在高带宽存储器(HBM)中。HBM可包含具有一或多个核心裸片及一或多个接口(IF)裸片的裸片(例如，芯片)堆叠。每一核心裸片可包含由一或多个存储器单元组成的一或多个存储器阵列。核心裸片及/或IF裸片中的存储器单元及/或其它结构可通过一或多个导电结构彼此耦合。例如，导电结构可将一或多个存储器单元耦合到电压源。
技术实现思路
一方面，本申请案涉及一种设备，其包括：沟槽壁，其在第一维度上延伸第一长度且在第二维度上具有第一宽度，其中所述沟槽壁包含第一加宽部分，其中所述第一加宽部分：在所述第一维度上延伸第二长度，其中所述第二长度小于所述第一长度；且在所述第二维度中具有第二宽度，其中所述第二宽度大于所述第一宽度。另一方面，本申请案涉及一种设备，其包括：导电结构，其在第一维度上延伸第一长度且在第二维度上具有第一宽度，其中所述导电结构包含第一收缩部分，其中所述第一收缩部分：在所述第一维度上延伸第二长度，其中所述第二长度小于所述第一长度；且在所述第二维度上具有第二宽度，其中所述第二宽度小于所述第一宽度。另一方面，本申请案涉及一种方法，其包括：在电介质材料中蚀刻多个沟槽以形成在所述多个沟槽中的个别者之间在第一维度上延伸的多个沟槽壁，其中所述多个沟槽壁在第二维度上具有等于所述多个沟槽之间的间隔的第一宽度，其中所述多个沟槽壁中的至少一者包含：在所述第一维度上的第一长度；及加宽部分，其中所述加宽部分在所述第一维度上延伸第二长度且在所述第二维度上具有第二宽度，其中所述第二长度小于所述第一长度且所述第二宽度大于所述第一宽度。附图说明图1是根据本专利技术的实施例的可用于制造半导体装置的镶嵌工艺的部分的说明。图2是根据本专利技术的实施例的包含包括接口芯片及多个核心芯片的半导体装置的半导体系统的示意图。图3是根据本专利技术的实施例的半导体装置的说明。图4是图3中所展示的半导体装置的一部分的放大视图。图5是根据本专利技术的实施例的方法的流程图。具体实施方式某些实施例的以下描述本质上仅仅是示范性的且绝不意在限制本专利技术或其应用或用途的范围。在本系统及方法的实施例的以下详细描述中，参考形成其一部分且以说明方式展示可实践所描述系统及方法的特定实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践当前揭示的系统及方法，且应理解，可利用其它实施例且可在不背离本专利技术的精神及范围的情况下进行结构及逻辑改变。此外，出于清楚的目的，某些特征的详细描述在其对于所属领域的技术人员来说会显而易见时将不再被论述以免使本专利技术的实施例的描述模糊。因此，以下详细描述不应以限制意义来理解，且本专利技术的范围仅由所附权利要求书界定。导电结构可用于多种半导体装置中，例如控制器及存储器。一些导电结构可用于耦合两个或更多个组件。例如，运算放大器可通过导电结构(例如，电线)耦合到电源。为了耦合组件，在一些应用中导电结构可跨所述装置延伸一定距离。通常，装置包含跨所述装置延伸各种距离的大量导电结构。所述导电结构可在装置中紧密地放置在一起以节省空间。然而，随着所述导电结构之间的间隔减小，所述导电结构彼此不慎接触且引起短路的风险增大。所述导电结构的较长长度也可增加短路的风险。图1是根据本专利技术的实施例的可用于制造半导体装置的镶嵌工艺的部分的说明。在第一步骤100中，在电介质材料(例如，氧化物)中安置沟槽102。电介质材料在沟槽102之间形成沟槽壁104。在第二步骤110中，在沟槽102中沉积导电材料以形成导电结构106。在一些实例中，导电材料可为例如铜或钨的金属材料或多种金属材料的合金。如步骤100中所展示，当沟槽102为空时，沟槽壁104不被支撑。在一些情况下，当邻近沟槽102延伸更长距离及/或沟槽102紧密地隔开(例如，沟槽壁104为窄)时，沟槽壁104可能有塌陷的风险。如果沟槽壁104塌陷，那么当在步骤110中沉积金属材料时，意在形成在不同沟槽102中的导电结构106可能重叠，从而在包含导电结构106中的一或多者的电路中产生短路。在一些装置中，当导电结构106延伸更长距离时，沟槽102之间的间隔可能增加。即，沟槽壁104可更宽。虽然这可降低沟槽壁104塌陷的风险，但是其也可减少可包含在所述装置中的导电结构106的数目。这可减少可包含在所述装置中的组件的数目及/或需要增加所述装置的大小。本专利技术描述可降低沟槽壁塌陷的风险的沟槽壁及导电结构的布局。降低沟槽壁塌陷的风险可允许形成更长导电结构及/或允许导电结构更紧密地隔开。图2是根据本专利技术的实施例的包含包括接口芯片及多个核心芯片的半导体装置的半导体系统的示意图。例如，半导体系统201可包含：半导体装置200，其可为三维(3D)存储器装置；及中央处理单元(CPU)及存储器控制器271，其可为控制器芯片，其在封装衬底273上的中介层272上。中介层272可包含从封装衬底273供应电力供应电压的一或多个电力线275。中介层272包含可将CPU及存储器控制器271与半导体装置200互连的多个通道279。在一些实施例中，半导体装置200可为高带宽存储器(HBM)。半导体装置200可包含包括彼此堆叠在一起的接口(IF)芯片203及核心芯片204的多个芯片(例如，裸片)220。在这个实例中，每一核心芯片204可为存储器芯片。核心芯片204中的每一者可包含可布置成存储器阵列的多个存储器单元。核心芯片204可进一步包含用于存取存储器单元的电路。在一些实例中，存储器单元可为DRAM存储器单元。IF芯片203可包含用于存取核心芯片204上的存储器单元以进行存储器操作的电路。例如，IF芯片203可包含用于从存储器控制器271接收命令及地址的命令/地址输入电路。在一些实例中，IF芯片203可包含用于将时钟信号提供到核心芯片204及230及/或IF芯片203的其它组件的内部时钟生成器。在一些实例中，IF芯片203可包含可从电力线275接收电力且将各种电压(例如，VSS、VDD)提供到核心芯片204及/或IF芯片203的其它组件的内部电压生成器。在一些实例中，根据本专利技术的原理，核心芯片204及/或IF芯片203的各种组件可包含一或多个导电结构及/或通过一或多个导电结构而耦合。半导体装置200可包含导电通孔TSV225(例如，穿衬底电极)，所述导电通孔TSV225通过穿透IF芯片203及核心芯片204来耦合IF芯片203及核心芯片204。IF芯片203可经由例如凸块274的互连件耦合到中介层272。例如，凸块274可为具有小于约或小于一百微米的凸块间距且暴露在IF芯片203的外部的微凸块。凸块274的一部分可经耦合到一或多个电力线275。凸块274的另一部分可经耦合到多个通道279。虽然本文中所提供的实例涉及HBM，但本文档来自技高网...

【技术保护点】
1.一种设备，其包括：/n沟槽壁，其在第一维度上延伸第一长度且在第二维度上具有第一宽度，其中所述沟槽壁包含第一加宽部分，其中所述第一加宽部分：/n在所述第一维度上延伸第二长度，其中所述第二长度小于所述第一长度；且/n在所述第二维度中具有第二宽度，其中所述第二宽度大于所述第一宽度。/n

【技术特征摘要】
20190924 US 16/580,4501.一种设备，其包括：
沟槽壁，其在第一维度上延伸第一长度且在第二维度上具有第一宽度，其中所述沟槽壁包含第一加宽部分，其中所述第一加宽部分：
在所述第一维度上延伸第二长度，其中所述第二长度小于所述第一长度；且
在所述第二维度中具有第二宽度，其中所述第二宽度大于所述第一宽度。


2.根据权利要求1所述的设备，其中所述沟槽壁包含电介质材料。


3.根据权利要求1所述的设备，其中所述沟槽壁在所述第一维度上包含第一端及与所述第一端相对的第二端且所述第一加宽部分在所述第一端与所述第二端之间。


4.根据权利要求1所述的设备，其中所述沟槽壁进一步包含沿着所述第一维度与所述第一加宽部分隔开一定距离的第二加宽部分。


5.根据权利要求4所述的设备，其中所述第一加宽部分与所述第二加宽部分之间的所述距离至少部分地基于所述沟槽壁的所述第一宽度。


6.根据权利要求4所述的设备，其中所述第一加宽部分与所述第二加宽部分之间的所述距离至少部分地基于所述沟槽壁中包含的材料的性质。


7.根据权利要求1所述的设备，其进一步包括在所述第一维度上延伸第三长度的第二沟槽壁，其中所述第二沟槽壁在所述第二维度上具有第三宽度，其中所述第二沟槽壁包含第二加宽部分，其中所述沟槽壁及所述第二沟槽壁在所述第二维度上隔开且沟槽在所述沟槽壁与所述第二沟槽壁之间。


8.根据权利要求7所述的设备，其中所述沟槽填充有导电材料。


9.根据权利要求7所述的设备，其中所述沟槽壁及所述第二沟槽壁在所述第一维度上各自包含第一端及与所述第一端相对的第二端且在所述第一维度上延伸相同长度，其中所述第一加宽部分经定位成距所述沟槽壁的所述第一端的距离与所述第二加宽部分经定位成距所述第二沟槽壁的所述第一端的距离相同。


10.根据权利要求7所述的设备，其中所述第二加宽部分具有等于所述第一加宽部分的所述第二宽度的宽度及等于所述第一加宽部分的所述第二长度的长度。


11.一种设备，其包括：
导电结...

【专利技术属性】
技术研发人员：松本博一，铃木亮太，国府田充树，佐藤诚，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US