用于半导体布局的设备及方法技术

技术编号:28043233 阅读:18 留言:0更新日期:2021-04-09 23:26
本申请案涉及用于半导体布局的设备及方法。本发明专利技术的实施例涉及用于包含加宽部分的沟槽壁及/或包含收缩部分的导电结构的设备及方法。在一些实例中,所述沟槽壁可包含沿着所述沟槽壁的长度隔开的多个加宽部分。类似地,在一些实例中,所述导电结构可包含沿着所述导电结构的长度隔开的多个收缩部分。在一些实例中,所述加宽部分的尺寸及/或所述加宽部分之间的间隔可基于所述沟槽壁的性质。

【技术实现步骤摘要】
用于半导体布局的设备及方法
本专利技术大体上涉及导电结构(例如,电线、布线层),且更具体来说,涉及半导体装置中的导电结构。
技术介绍
例如,导电结构可用于存储器装置中,包含易失性存储器,例如动态随机存取存储器(DRAM)。DRAM可包含在高带宽存储器(HBM)中。HBM可包含具有一或多个核心裸片及一或多个接口(IF)裸片的裸片(例如,芯片)堆叠。每一核心裸片可包含由一或多个存储器单元组成的一或多个存储器阵列。核心裸片及/或IF裸片中的存储器单元及/或其它结构可通过一或多个导电结构彼此耦合。例如,导电结构可将一或多个存储器单元耦合到电压源。
技术实现思路
一方面,本申请案涉及一种设备,其包括:沟槽壁,其在第一维度上延伸第一长度且在第二维度上具有第一宽度,其中所述沟槽壁包含第一加宽部分,其中所述第一加宽部分:在所述第一维度上延伸第二长度,其中所述第二长度小于所述第一长度;且在所述第二维度中具有第二宽度,其中所述第二宽度大于所述第一宽度。另一方面,本申请案涉及一种设备,其包括:导电结构,其在第一维度上延伸第一长度且在第二维本文档来自技高网...

【技术保护点】
1.一种设备,其包括:/n沟槽壁,其在第一维度上延伸第一长度且在第二维度上具有第一宽度,其中所述沟槽壁包含第一加宽部分,其中所述第一加宽部分:/n在所述第一维度上延伸第二长度,其中所述第二长度小于所述第一长度;且/n在所述第二维度中具有第二宽度,其中所述第二宽度大于所述第一宽度。/n

【技术特征摘要】
20190924 US 16/580,4501.一种设备,其包括:
沟槽壁,其在第一维度上延伸第一长度且在第二维度上具有第一宽度,其中所述沟槽壁包含第一加宽部分,其中所述第一加宽部分:
在所述第一维度上延伸第二长度,其中所述第二长度小于所述第一长度;且
在所述第二维度中具有第二宽度,其中所述第二宽度大于所述第一宽度。


2.根据权利要求1所述的设备,其中所述沟槽壁包含电介质材料。


3.根据权利要求1所述的设备,其中所述沟槽壁在所述第一维度上包含第一端及与所述第一端相对的第二端且所述第一加宽部分在所述第一端与所述第二端之间。


4.根据权利要求1所述的设备,其中所述沟槽壁进一步包含沿着所述第一维度与所述第一加宽部分隔开一定距离的第二加宽部分。


5.根据权利要求4所述的设备,其中所述第一加宽部分与所述第二加宽部分之间的所述距离至少部分地基于所述沟槽壁的所述第一宽度。


6.根据权利要求4所述的设备,其中所述第一加宽部分与所述第二加宽部分之间的所述距离至少部分地基于所述沟槽壁中包含的材料的性质。


7.根据权利要求1所述的设备,其进一步包括在所述第一维度上延伸第三长度的第二沟槽壁,其中所述第二沟槽壁在所述第二维度上具有第三宽度,其中所述第二沟槽壁包含第二加宽部分,其中所述沟槽壁及所述第二沟槽壁在所述第二维度上隔开且沟槽在所述沟槽壁与所述第二沟槽壁之间。


8.根据权利要求7所述的设备,其中所述沟槽填充有导电材料。


9.根据权利要求7所述的设备,其中所述沟槽壁及所述第二沟槽壁在所述第一维度上各自包含第一端及与所述第一端相对的第二端且在所述第一维度上延伸相同长度,其中所述第一加宽部分经定位成距所述沟槽壁的所述第一端的距离与所述第二加宽部分经定位成距所述第二沟槽壁的所述第一端的距离相同。


10.根据权利要求7所述的设备,其中所述第二加宽部分具有等于所述第一加宽部分的所述第二宽度的宽度及等于所述第一加宽部分的所述第二长度的长度。


11.一种设备,其包括:
导电结...

【专利技术属性】
技术研发人员:松本博一铃木亮太国府田充树佐藤诚
申请(专利权)人:美光科技公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1