存储单元结构及形成方法技术

本发明专利技术提供一种存储单元结构，通过形成沿第一方向覆盖部分所述有源区表面的有源介质层，所述有源介质层延伸至相邻的浅沟槽隔离结构的部分表面；下电极层，位于所述有源介质层两侧，且沿垂直于所述第一方向的第二方向延伸覆盖所述浅沟槽隔离结构的表面；在所述有源介质层和所述下电极层上形成沿所述第一方向排成一列的存储结构。位于所述有源介质层上的存储结构形成晶体管，位于所述下电极层上的存储结构形成存储电容，在不增加晶体管面积的前提下实现一个晶体管加两个存储电容的存储单元结构，提高器件的集成度，达到了提高器件性能和可靠性的目的，具有显著的意义。

【技术实现步骤摘要】
存储单元结构及形成方法
本专利技术涉及半导体
，更具体地，涉及一种存储单元结构及形成方法。
技术介绍
CMOS工艺用于形成SRAM、DRAM和flash等多种存储单元，其中DRAM通常采用1T1C结构，即一个晶体管加一个存储电容结构。随着特种尺寸的缩小，常规CMOS工艺开始使用high-k/MetalGate(HKMG)工艺，即使用high-k(高k值)栅电介质和metalgate(金属栅)电极叠层技术。如图1所示为现有技术HKMG工艺中的晶体管版图结构，如图2所示为沿图1中“AB”方向的截面图，包括有源区101、栅极103、接触孔104和金属层105，其中HK(high-k)介质层102位于栅极103下方，栅极103是由复合金属层形成的金属栅结构。存储结构通常需要通过特殊工艺形成，目的是尽可能增加其单位面积的电容，从而减小整个存储单元的面积。high-k工艺指的是high-k栅电介质技术，即使用高介电常数的电介质替代SiO2作为栅电介质层，所述高介电常数的电介质的k值相比SiO2高了6倍左右，所以同样电压同样电场强度，所述高介电常数的电介质的物理厚度可以是SiO2作为电介质层的6倍，由此减小了生长高品质电介质层的工艺难度，减小了量子隧穿效应引起的漏电，从而大大减小了器件的栅极漏电。因此需要一种利用HKMG工艺中高介电常数的栅电介质层来形成DRAM存储单元结构的方法。
技术实现思路
本专利技术的目的在于克服现有技术存在的上述缺陷，本专利技术第一方面提供一种存储单元结构，包括：衬底，位于所述衬底内的有源区以及位于所述有源区两侧的浅沟槽隔离结构；有源介质层，沿第一方向覆盖部分所述有源区表面，且延伸至相邻的所述浅沟槽隔离结构的部分表面；下电极层，位于所述有源介质层两侧，且沿垂直于所述第一方向的第二方向延伸覆盖所述浅沟槽隔离结构的表面；存储结构，包括位于所述有源介质层上的有源存储结构以及位于所述下电极层上的无源存储结构，所述无源存储结构和所述有源存储结构沿所述第一方向排成一列，并通过隔离介质结构隔离；其中，所述无源存储结构通过有源互连结构共同连接至所述有源区，所述下电极层通过无源互连结构共同连接并接地，所述有源存储结构耦接至字线互连结构，所述有源介质层耦接至位线互连结构。优选地，所述有源互连结构包括位于所述无源存储结构表面的第一无源导电插塞、位于所述有源区表面的第一有源导电插塞以及位于所述隔离介质结构内的有源互连层，所述第一无源导电插塞的顶面和所述第一有源导电插塞的顶面与所述有源互连层的底面相连。优选地，所述无源互连结构包括位于所述下电极层表面的第二无源导电插塞，以及位于所述隔离介质结构内的无源互连层，所述第二无源导电插塞的顶面与所述无源互连层的底面相连；同一下电极层上的所述第二无源导电插塞和所述第一无源导电插塞沿所述第二方向排成一列。优选地，所述字线互连结构包括位于所述有源存储结构表面的第二有源导电插塞以及位于所述隔离介质结构内的字线互连层，所述第二有源导电插塞的顶面与所述字线互连层的底面相连；所述位线互连结构包括位于所述有源区表面的第三有源导电插塞以及位于所述隔离介质结构内的位线互连层，所述第三有源导电插塞的顶面与所述位线互连层的底面相连。优选地，所述第一有源导电插塞、所述第二有源导电插塞和所述第三有源导电插塞沿所述第二方向排成一列。优选地，所述存储结构包括自下而上的存储介质层、第一阻挡层和栅极结构，所述栅极结构包括自下而上的第二阻挡层、功函数层和导电层，所述第二阻挡层还覆盖所述功函数层和导电层的侧壁。优选地，所述无源存储结构在所述浅沟槽隔离结构上形成电容结构；所述有源存储结构通过所述有源区形成PMOS晶体管或NMOS晶体管。本专利技术第二方面提供一种存储单元结构的形成方法，包括：提供衬底，在所述衬底内形成有源区以及位于所述有源区两侧的浅沟槽隔离结构；在所述衬底上形成沿第一方向覆盖部分所述有源区表面且延伸至所述浅沟槽隔离结构表面的有源介质层；形成位于所述有源介质层两侧的下电极层；在所述衬底上依次沉积存储介质层、第一阻挡介质层和伪栅层；在所述伪栅层上涂布光刻胶，通过光刻工艺定义存储结构图形的位置和形状；以所述存储结构图形为掩模，刻蚀所述伪栅层、所述第一阻挡介质层和所述存储介质层，在所述浅沟槽隔离结构上形成第一开口；形成填充所述第一开口的层间介质层；去除所述伪栅层形成第二开口；在所述第二开口内形成栅极结构；在所述衬底上形成有源互连结构、无源互连结构、字线互连结构和位线互连结构。优选地，所述层间介质层的形成工艺包括：在所述伪栅层表面沉积层间介质材料，所述层间介质材料填充所述第一开口的；采用化学机械抛光工艺去除所述伪栅层表面的所述层间介质材料。优选地，所述层间介质材料包括氧化硅、氮化硅、碳氮化硅、氮氧化硅中的一种或多种组合；所述下电极层的材料包括金属化合物和金属材料，所述金属化合物包括氮化钛、氮化钽中的一种或两种组合，所述金属材料包括铝、钨、铜中的一种或多种组合；所述存储介质层的材料包括氧化铪、氧化铝中的一种或两种组合；所述第一阻挡层的材料包括氮化钛、氮化钽中的一种或两种组合。本专利技术通过形成沿第一方向覆盖部分所述有源区表面的有源介质层，所述有源介质层延伸至相邻的所述浅沟槽隔离结构的部分表面；下电极层，位于所述有源介质层两侧，且沿垂直于所述第一方向的第二方向延伸覆盖所述浅沟槽隔离结构的表面；在所述有源介质层和所述下电极层上形成沿所述第一方向排成一列的存储结构。位于所述有源介质层上的存储结构形成晶体管，位于所述下电极层上的存储结构形成存储电容，在不增加晶体管面积的前提下实现一个晶体管加两个存储电容的存储单元结构，提高器件的集成度，达到了提高器件性能和可靠性的目的，具有显著的意义。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术HKMG工艺中的晶体管版图结构图2为沿图1中“AB”方向的截面图图3为本专利技术一较佳实施例的一种存储单元结构的版图结构图4为沿图3中x轴方向的截面图图5为本专利技术一较佳实施例的一种存储单元结构的等效电路图图6至图16示出了本专利技术一较佳实施例的一种存储单元结构的制备过程的结构示意图具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。需要说明的是，在下述的具体实施方式中，在详述本专利技术的实施方式时，为了清楚地表示本专利技术的结构以便于说明，特对附图中的结构不依照一般比例绘图，本文档来自技高网...

【技术保护点】
1.一种存储单元结构，其特征在于，包括：/n衬底，位于所述衬底内的有源区以及位于所述有源区两侧的浅沟槽隔离结构；/n有源介质层，沿第一方向覆盖部分所述有源区表面，且延伸至相邻的所述浅沟槽隔离结构的部分表面；/n下电极层，位于所述有源介质层两侧，且沿垂直于所述第一方向的第二方向延伸覆盖所述浅沟槽隔离结构的表面；/n存储结构，包括位于所述有源介质层上的有源存储结构以及位于所述下电极层上的无源存储结构，所述无源存储结构和所述有源存储结构沿所述第一方向排成一列，并通过隔离介质结构隔离；其中，/n所述无源存储结构通过有源互连结构共同连接至所述有源区，所述下电极层通过无源互连结构共同连接并接地，所述有源存储结构耦接至字线互连结构，所述有源介质层耦接至位线互连结构。/n

【技术特征摘要】
1.一种存储单元结构，其特征在于，包括：
衬底，位于所述衬底内的有源区以及位于所述有源区两侧的浅沟槽隔离结构；
有源介质层，沿第一方向覆盖部分所述有源区表面，且延伸至相邻的所述浅沟槽隔离结构的部分表面；
下电极层，位于所述有源介质层两侧，且沿垂直于所述第一方向的第二方向延伸覆盖所述浅沟槽隔离结构的表面；
存储结构，包括位于所述有源介质层上的有源存储结构以及位于所述下电极层上的无源存储结构，所述无源存储结构和所述有源存储结构沿所述第一方向排成一列，并通过隔离介质结构隔离；其中，
所述无源存储结构通过有源互连结构共同连接至所述有源区，所述下电极层通过无源互连结构共同连接并接地，所述有源存储结构耦接至字线互连结构，所述有源介质层耦接至位线互连结构。


2.如权利要求1所述的存储单元结构，其特征在于，所述有源互连结构包括位于所述无源存储结构表面的第一无源导电插塞、位于所述有源区表面的第一有源导电插塞以及位于所述隔离介质结构内的有源互连层，所述第一无源导电插塞的顶面和所述第一有源导电插塞的顶面与所述有源互连层的底面相连。


3.如权利要求2所述的存储单元结构，其特征在于，所述无源互连结构包括位于所述下电极层表面的第二无源导电插塞，以及位于所述隔离介质结构内的无源互连层，所述第二无源导电插塞的顶面与所述无源互连层的底面相连；同一下电极层上的所述第二无源导电插塞和所述第一无源导电插塞沿所述第二方向排成一列。


4.如权利要求2所述的存储单元结构，其特征在于，所述字线互连结构包括位于所述有源存储结构表面的第二有源导电插塞以及位于所述隔离介质结构内的字线互连层，所述第二有源导电插塞的顶面与所述字线互连层的底面相连；所述位线互连结构包括位于所述有源区表面的第三有源导电插塞以及位于所述隔离介质结构内的位线互连层，所述第三有源导电插塞的顶面与所述位线互连层的底面相连。


5.如权利要求4所述的存储单元结构，其特征在于，所述第一有源导电插塞、所述第二有源导电插塞和所述第三有源导电插塞沿所述第二方向排成一列。
<...

【专利技术属性】
技术研发人员：顾学强，
申请(专利权)人：上海微阱电子科技有限公司，
类型：发明
国别省市：上海;31