具有射频元件的半导体集成电路的布局方法技术

一种具有射频组件的集成电路布局方法，包括以下步骤。输入至少一射频组件的型态数据与输入对应该射频组件的至少一射频参数。依据射频参数与型态数据，产生频率响应结果。当频率响应结果符合所需规格时，依据频率响应结果进行集成电路的布局。当频率响应结果不符合所需规格时，重新输入另一射频参数。

【技术实现步骤摘要】

本专利技术涉及一种集成电路布局的方法，特别是涉及一种具有射频组件的集成电路布局的方法。
技术介绍
集成电路布局对于集成电路的制作而言是非常重要的一环。在集成电路的缩小化要求下，如何在有限的面积中，配置最多的组件数并且符合规格要求便是很重要的一环。但是，目前的布局设计绝大部分都专注于面积最佳化等等，比较没有考虑到当集成电路中具有例如电容、电感、变容器(varactor)等等射频组件时的布局设计。以电容器为例，要以前置仿真或后置仿真的方式来设计，所花费的时间太长。若设计出的规格不符需求，便需要重新设计或改变布局安排，这从效能与智能布局设计的观点来看，都是很不理想的。因此，如何研发出可以针对具有射频组件的集成电路布局，提出有效能且省时，并且可以符合设计者需求的布局方法，是非常迫切需要的。此外，以变压器来看，变压器的设计是基于电磁模拟。但是，一般要以电磁模拟获得好的结果需要很长的时间，所以在短时间内，并不容易得到一个确实的解决方案。这对于半导体电路的布局设计而言也是非常不理想。因此，如何发展出一最佳化的变压器设计方法，以广泛的变压器数据库来迅速地找出解决方案，是非常迫切的。
技术实现思路
有鉴于上述问题，本专利技术即是要提出一种可以针对集成电路中具有射频组件做出有效率且省时的布局方法。本专利技术提出一种具有射频组件的集成电路布局方法，包括以下步骤。输入至少一射频组件的型态数据与输入对应该射频组件的至少一射频参数。依据射频参数与型态数据，产生频率响应结果。当频率响应结果符合所需规格-->时，依据频率响应结果进行集成电路的布局。当频率响应结果不符合所需规格时，重新输入另一射频参数。依据本专利技术一实施例，所述射频参数可以包括组件值、操作频率、品质因子以及其组合。所述射频组件可以包括电容组件、电感组件、变容组件、电阻组件、变压器、晶体管以及其组合。此外，所述型态数据可以包括射频组件在集成电路中的几何参数。频率响应结果可以至少包括组件值对操作频率的响应图以及品质因子对操作频率的响应图。依据本专利技术一实施例，当所述射频组件为电容组件时，且电容组件的型态数据可以至少包括金属层的堆栈型态、堆栈型态的堆栈数、金属层的指数(finger number)、指数的数目与指数的长度与宽度等等。依据本专利技术一实施例，当射频组件为电感组件，型态数据可以至少包括电感组件的几何形状、几何尺寸、对称关系与堆栈型态等等。此外，依据本专利技术一实施例，当射频组件为电阻组件，型态数据可以至少包括电阻组件的掺杂区型态与扩散区型态等等。依据本专利技术一实施例，当射频组件为变容组件，型态数据可以至少包括核心区掺杂型态与输出入区掺杂型态。此外，依据本专利技术一实施例，当射频组件为变压器组件时，变压器组件的射频参数可以至少包括初级电感值、次级电感值、Q因子、操作频率等。藉由上述的实施方式，可以降低设计者设计布局图的设计时间。藉由输入射频组件的操作频率、Q因子、面积等等规格参数，可以获得较佳的组件尺寸与布局设计。为使本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。附图说明图1是依据本专利技术实施例所绘示的布局方法的流程示意图。图2是以电容组件做为本专利技术实施例所绘示的布局方法的流程示意图。图3A与3B是图2是流程示意图的一个实际例子，其中图3A为电容器的上视图，图3B为该电容器的频率响应图。图4是以电感组件做为本专利技术实施例所绘示的布局方法的流程示意图。图5A与5B是图4是流程示意图的一个实际例子，其中图5A为螺旋状-->电感组件的上视图，图5B为该螺旋状电感组件的频率响应图。图6是以电阻组件做为本专利技术实施例所绘示的布局方法的流程示意图。图7是以变容器做为本专利技术实施例所绘示的布局方法的流程示意图。图8是以变压器组件做为实施例所绘示的布局方法的流程示意图。图9是图8的流程示意图的一个实际例子，其显示变压器组件的上视图。附图符号说明S100-S104、S110-S116、S120-S126、S130-S136、S140-S146、S150～S156：各实施例的执行步骤具体实施方式图1是依据本专利技术实施例所绘示的布局方法的流程示意图。首先，在步骤S100输入至少一个组件的型态数据。组件可以是电容组件、电感组件、变容组件、变压器或与其它配的电阻组件与晶体管等等。关于组件的型态数据，以电容组件为例，可以是多层金属层堆栈的型态等等，电感的形状等等。在步骤S102，待输入组件及其所需的型态数据后，接着输入对应该组件的至少一射频参数。此射频参数可以操作频率以及对应的品质因子(qualityfactor，以下称Q因子)等。另外，在考虑组件射频下的频率响应，组件本身的值也是很重要的，例如电容值、电感值、电阻值等等，也需一并输入。接着，在步骤S103，依据该射频参数以及组件型态数据，产生一频率响应结果。此频率响应结果主要是组件值对频率间以及Q因子对频率间的关系。通过此结果，设计者便得以知道先所述入的射频参数是否可以满足布局需要，故藉由此结果可以方便设计者去对集成电路布局进行设计或修正。在步骤S104，当该频率响应结果符合所需规格时，设计者便可以依据该结果进行该集成电路的布局，以使最后的集成电路步局可以在最好的操作频率与Q因子下工作。此外，当该频率响应结果不符合所需规格时，设计流程便回到步骤S102，重新输入射频参数及/或几何参数数据等。由上述可以得知，本实施例的重点在于通过射频参数的输入，布局设计便不仅仅只是单纯考虑向面积大小与布局配置等等的几何面向，还考虑到在射频操作下的条件。接着，将以各种射频组件做为不同实施例，来更进一步详细说明本专利技术的实施方式。-->图2是以电容组件做为实施例所绘示的布局方法的流程示意图。在步骤S110，设计者输入电容组件的型态。例如，电容的形状、金属层的堆栈方式、所述金属层的堆栈的层数等等。亦即，在一开始先确定集成电路中所需要电容的几何结构。例如，设计者可以输入最大的金属层堆栈数等。接着，在步骤S112，输入电容组件的射频参数，例如电容值、操作频率、对应的Q因子以及面积限制等等因子。此外，还可以输入电容下电极与最上层电极的数据、最大可以并联的电容数目、面积的长与宽、电极的指数与指长/宽等等因子。此时，系统便可以依据所输入的电容型态以及射频参数等等进行计算，以获得对应的频率响应结果。此频率响应结果可以例如是电容本文档来自技高网...

【技术保护点】
一种具有射频组件的集成电路布局方法，包括：输入至少一射频组件的一型态数据；输入对应该射频组件的至少一射频参数；依据该射频参数与该型态数据，产生一频率响应结果；当该频率响应结果符合所需规格时，依据该频率响应结果 进行该集成电路的布局；以及当该频率响应结果不符合所需规格时，重新输入另一射频参数。

【技术特征摘要】
1. 一种具有射频组件的集成电路布局方法，包括：
输入至少一射频组件的一型态数据；
输入对应该射频组件的至少一射频参数；
依据该射频参数与该型态数据，产生一频率响应结果；
当该频率响应结果符合所需规格时，依据该频率响应结果进行该集成电
路的布局；以及
当该频率响应结果不符合所需规格时，重新输入另一射频参数。
2. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
参数包括一组件值、一操作频率、一品质因子以及其组合。
3. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件包括电容组件、电感组件、变容组件、电阻组件、晶体管、变压器组件
以及其组合。
4. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该型态
数据包括该射频组件在该集成电路中的几何参数。
5. 如权利要求2所述的具有射频组件的集成电路布局方法，其中该频率
响应结果至少包括该射频组件值对该操作频率的响应图以及该品质因子对
该操作频率的响应图。
6. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件为一电容组件，且该电容组件的该型态数据至少包括一金属层的一堆栈
型态、该堆栈型态的堆栈数、该金属层的一指的数目、该指的长度与宽度。
7. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件为一电感组件，且该电感组件的该型态数据至少包括该电感组件的一几
何形状、一几何尺寸、一对称关系与一堆栈型态。
8. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件为一电阻组件，且该电阻组件的该型态数据至少包括该电阻组件的一掺
杂区型态与一扩散区型态。
9. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件为一变容组件，且该变容组件的该型态数据至少包括一核心区掺杂型态
与一输出入区掺杂型态。
10. 如权利要求1所述的具有射频组件的集成电路布局方法，其中该射频
组件为一变压器组件，且该变压器组件的该射频参数至少包括：初级电感值、
次级电感值、Q因子、操作频率。
11. 一种集成电路的布局方法，包括：
输入多数个组件，...

【专利技术属性】
技术研发人员：许村来，陈瑞芳，欧俊宏，许绩威，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]