位于基板上的元件区域以及设计元件布局的方法技术

本发明专利技术公开一种位于基板上的元件区域以及设计元件布局的方法，本发明专利技术所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy?device)使边缘结构中虚拟元件的扩散区域(diffusion?region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length?of?diffusion，LOD)及边缘效应(edge?effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。

【技术实现步骤摘要】

本专利技术涉及设计规则，特别是涉及虚拟元件的设计规则。
技术介绍
半导体集成电路工业经历一段蓬勃的发展过程。集成电路设计与制作的技术演进孕育众多的集成电路世代，每个新世代皆比以前的产品面积更小，设计更复杂。随着集成电路工艺技术的发展，超大型集成电路(very large scale integration, VLSI)使晶片上的元件密度越来越高，而电路设计与制造工艺也趋于分工。近年来，在集成电路的设计阶段将制造工艺的特殊因素加入考虑越来越受重视。 更精确的说，我们所追求的是让电路设计的思维能使各种集成电路制造工艺达到最佳化， 同时力求低成本，水准以上的产品品质及可靠度，以及安全性符合标准等等，我们称之为" 制造导向设计〃(design for manufacture, DFM)技术或原则。当使用制造导向设计进行半导体集成电路设计时，设计者的着眼点为哪些设计因素会影响制造工艺良率。降低良率及元件效率的因素有很多种，负责集成电路制造工艺的人员必须制定出设计规则，让电路设计人员得以遵守，确保产品作用良好且良率佳。
技术实现思路
有鉴于此，本专利技术公开一种位于基板上的一元件区域，包括一边缘元件，该边缘元件的一侧至少有一有用的元件；一虚拟元件，与该边缘元件相邻，该虚拟元件位于该边缘元件的另一侧，与上述有用的元件不同侧，且该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应的影响；以及一虚拟栅极结构，与该虚拟元件相邻，该虚拟栅极结构以及该虚拟元件的栅极结构需作为遵守该边缘元件的设计规则之用。本专利技术也公开一种位于基板上的一元件区域，包括一第一元件，该第一元件包括一第一栅极宽度长度；一第二元件，该第二元件包括一第二栅极宽度长度，且该第二栅极宽度与该第一栅极宽度不同；以及位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，且该虚拟元件与该第一元件共用一第一扩散区域，并与该第二元件共用一第二扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。本专利技术还公开一种位于基板上的一元件区域，包括一第一元件，该第一元件的一侧包括一非长方形扩散区域；一第二元件，该第二元件包括一邻近该第一元件的第二元件扩散区域，其中该第二元件扩散区域宽度与该第一元件非长方形扩散区域的单一或多个宽度不相同；以及位于该第一元件及该第二元件中间的一虚拟元件，其中无其他元件位于该第一元件与该虚拟元件之间，且无其他元件位于该第二元件与该虚拟元件之间，该虚拟元件与该第一元件共用该非长方形扩散区域，并与相邻于该第一元件的该第二元件共用该第二元件扩散区域，以降低该第一元件及该第二元件受到扩散长度与边缘效应的影响。本专利技术还公开一种设计元件布局的方法，包括设计多个元件的栅极结构与扩散4区域的布局；从所述多个元件中辨识出边缘元件；以及加入一虚拟元件与该边缘元件相邻，及加入一虚拟栅极结构与该虚拟元件相邻，其中该虚拟元件与该边缘元件共用一扩散区域以降低该边缘元件的扩散长度与边缘效应所造成的问题，且该虚拟元件的栅极结构被视为须符合设计规则需求而在边缘元件旁边加入的两虚拟栅极结构其中之一。本专利技术所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion, L0D)及边缘效应(edge effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。附图说明本专利技术所公开的详细内容搭配以下附图说明应可轻易理解。附图中以数字将结构及部件加以定义。图IA显示部分具体实施例中，元件区域100的布局俯视图。图IB显示部分具体实施例中，以图IA中布局所制造的元件横截面示意图。图IC显示部分具体实施例中，包括一边缘栅极结构的一元件区域。图ID至图IG显示不同的具体实施例中，包括一与边缘元件相邻的虚拟元件的设计布局与元件结构。图2A至图2D显示不同的具体实施例中，栅极长度不同的相邻元件的设计布局。图3A至图3D显示不同的具体实施例中，一包括不规则形状的扩散区域的元件，该元件与其他不同栅极长度的元件相邻。图4A至图4C显示不同的具体实施例中，数种设计的流程及主要附图标记说明100 -、元件区域；101 108 ‘ 多晶娃线；111 - 114 扩散区域；114’ 延伸后的扩散区域；116 -Hf散区域边缘；116’ 4广散区域边缘；117 -、扩散区域；121 123 ‘ 晶体管；125 -、基板；1 虚拟元件 130 -H 极介电层；131 134 离子注入区域；151 --153 栅极结构；巧4' 金属前介电层边缘；155 -、基板；156 金属前介电层；157 -、化学机械研磨后边缘；160 表面区域；170 -、元件区域；172 173 ‘ 晶体管；176 -、虚拟元件；181 183 ‘ 空间；200 -、元件区域；201 204 ‘ 多晶娃线；211 - 215 扩散区域；212， 213’ 延伸后的扩散区域；5212” 213” 延伸后的扩散区域；220 布局设计；240 布局设计；221 2 晶体管；222， 晶体管；222” 晶体管；242 243 新扩散区域；301 306 多晶硅线；311 316 扩散区域；313’ 314’ 延伸后的扩散区域；321 325 晶体管；343 344 扩散区域边缘；351 354 多晶硅线；361 367 扩散区域；363， 366， 延伸后的扩散区域；371 375 晶体管；400 流程图；401 409 步骤；420 流程图；421 似9 步骤；440 流程图；441 449 步骤；A C 扩散长度；D 多晶硅线宽度；E 斜坡状边缘；F 扩散区域；PP 剖面图切割线；Wl W3 扩散区域宽度；QQ 剖面图切割线；具体实施例方式以下所公开的专利技术中有许多不同的具体实施例或范例，以呈现不同的技术特征。 以特定的部件及其配置为例目的是为了使公开内容更容易理解，因此仅作为说明用范例而无限制专利保护范围的用意。此外，本专利技术所公开的内容可能在不同范例中重复使用数字或字母。此重复的用意为简化内容使之浅显易懂，并非指不同具体实施例及配置之间有特定关连。如同上述所提及，负责集成电路制造工艺的人员必须制定出设计规则，让电路设计人员得以遵守，确保产品作用良好且良率佳。这些设计规则其中之一与栅极结构有关。图 IA显示一根据具体实施例所呈现的元件区域100的布局俯视图，图IA中可见多个栅极结构101、102、103、104及105，被放置于多个扩散区域111 (未全部显示)、112、113及114之上。在部分具体实施例中，制造工艺完成后，栅极结构至少包括一栅极介电层及覆于该栅极介电层之上的一栅极层。该栅极层的材料可为多晶硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蓝丽娇，陶昌雄，李政宏，陆崇基，郑宏正，文特·克玛·阿葛伟，金妡锳，赵炳润，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：