半导体装置制造方法及图纸

本公开提供一种半导体装置。其包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件，鳍片从半导体基板延伸；栅极堆叠位于鳍片的上方，并沿着鳍片的侧壁；隔离区围绕栅极堆叠；外延源极/漏极区位于鳍片之中，并邻近栅极堆叠；源极/漏极接触件，延伸穿过隔离区，源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中，第一硅化物区包括NiSi2；第二硅化物区位于第一硅化区之上，第二硅化区包括TiSi

【技术实现步骤摘要】
半导体装置


[0001]本专利技术实施例涉及一种半导体装置及其形成方法，尤其涉及一种鳍式场效晶体管装置及其形成方法。

技术介绍

[0002]半导体装置被用于各种电子应用中，例如个人电脑、手机、数字相机以及其他电子设备。一般通过在半导体基板上依序沉积绝缘或介电层、导电层以及半导体层材料以制造半导体装置，并使用光刻对各种材料层进行图案化，以在其上形成电路组件及元件。
[0003]半导体产业通过持续减小最小部件尺寸以持续提高各种电子组件(例如晶体管、二极管、电阻、电容等)的整合密度，其允许将更多组件整合至给定区域中。然而，随着最小部件尺寸的减小，出现了应解决的额外问题。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体装置，以解决上述至少一个问题。
[0005]本专利技术一些实施例提供一种半导体装置，包括鳍片、栅极堆叠、隔离区、外延源极/漏极区以及源极/漏极接触件。鳍片从半导体基板延伸；栅极堆叠位于鳍片的上方，并沿着鳍片的侧壁；隔离区，围绕栅极堆叠；外延源极/漏极区位于鳍片之中，并邻近栅极堆叠；源极/漏极接触件延伸穿过隔离区，源极/漏极接触件包括第一硅化物区、第二硅化物区以及导电材料。第一硅化物区位于外延源极/漏极区之中，第一硅化物区包括NiSi2；第二硅化物区位于第一硅化区之上，第二硅化区包括TiSi
x
；导电材料位于第二硅化物区之上。
[0006]本专利技术一些实施例提供一种半导体装置，包括：介电层，位于半导体区之上；接触插塞，位于介电层之中，接触插塞包括导电材料，导电材料被衬层材料围绕；第一硅化物区，位于半导体区之中，第一硅化物区包括第一金属的硅化物，且其中接触插塞延伸穿过介电层，以物理接触第一硅化物区；以及第二硅化物区，位于半导体区之中，第二硅化物区包括第二金属的硅化物，其中第二金属不同于第一金属，且其中第一硅化物区物理接触第二硅化物区。
[0007]本专利技术一些实施例提供一种形成半导体装置的方法，包括：于半导体区之上沉积介电层；于介电层之中图案化开口，开口露出半导体区；于半导体区之上沉积第一金属层，第一金属层包括第一金属；于第一金属层之上沉积第二金属层，第二金属层包括第二金属，第二金属不同于第一金属；以及执行第一退火工艺，以使位于第一金属层下方的半导体区的部分与第二金属层的第二金属反应，以在半导体区之中形成第二金属的硅化物。
附图说明
[0008]以下将配合所附图示详述本公开的各面向。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小单元的尺寸，以清楚地表现出本公开的特征。
[0009]图1根据一些实施例，示出示例的鳍式场效晶体管(FinFET)的三维视图。
[0010]图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图10D、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图14C、图15A及图15B是根据一些实施例，在鳍式场效晶体管(FinFETs)的制造中间阶段的剖面图。
[0011]图16、图17、图18、图19、图20、图21、图22、图23、图24、图25A及图25B是根据一些实施例，在鳍式场效晶体管(FinFETs)的外延源极/漏极接触件的制造中间阶段的剖面图。
[0012]附图标记如下：
[0013]50:基板
[0014]51:分隔符号
[0015]52:鳍片
[0016]54:绝缘材料
[0017]56:隔离区(STI区)
[0018]58:通道区
[0019]60:虚设介电层
[0020]62:虚设栅极层
[0021]64:掩模层
[0022]72:虚设栅极
[0023]74:掩模
[0024]80:栅极密封间隔物
[0025]82:源极/漏极区
[0026]86:栅极间隔物
[0027]87:接触蚀刻停止层
[0028]88:层间电介质
[0029]89:区域
[0030]90:凹口
[0031]92:栅极介电层
[0032]94:栅极
[0033]96:栅极掩模
[0034]106:栅极
[0035]108:层间电介质
[0036]110:栅极接触件
[0037]112:源极/漏极接触件
[0038]112:接触插塞
[0039]120:开口
[0040]122:预硅化物层
[0041]124:硅化物材料层
[0042]126:盖层
[0043]128:硅化物合金区
[0044]130:硅化物区
[0045]132:衬层
[0046]134:导电材料
[0047]136:源极/漏极接触件
[0048]50N:区域
[0049]50P:区域
[0050]94A:衬层
[0051]94B:功函数调整层
[0052]94C:填充材料
[0053]A-A:剖面
[0054]B-B:剖面
[0055]C-C:剖面
[0056]D:深度
具体实施方式
[0057]以下内容提供了许多不同实施例或范例，以实现本公开实施例的不同部件。以下描述组件和配置方式的具体范例，以简化本公开实施例。当然，这些仅仅是范例，而非意图限制本公开实施例。举例而言，在以下描述中提及于第二部件上方或其上形成第一部件，其可以包含第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包含在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本公开实施例可在各个范例中重复参考标号及/或字母。此重复是为了简化和清楚的目的，其本身并非用于指定所讨论的各个实施例及/或配置之间的关系。
[0058]再者，其中可能用到与空间相对用词，例如“在
……
之下”、“下方”、“较低的”、“上方”、“较高的”等类似用词，是为了便于描述附图中一个(些)部件或特征与另一个(些)部件或特征之间的关系。空间相对用词用以包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，其中所使用的空间相对形容词也将依转向后的方位来解释。
[0059]本公开的实施例描述形成晶体管(例如，FinFET或平面FET)的源极/漏极接触件的硅化物区。本公开所述的技术描述使用预硅化物层以允许在较低的退火温度下形成包含NiSi2的硅化物区。在一些情况下，使用较低温度的退火以形成硅化物可以减少由于金属尖峰引起的电性短路的机会，或不期望的临界电压偏移(“Vt偏移”)的机会。本公开所述的技术还描述形成具有较少注入掺杂的NiSi2硅化物区，其可以改善接触件的电阻。此外，可以形成具有刻面(faceted)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：一鳍片，从一半导体基板延伸；一栅极堆叠，位于该鳍片的上方，并沿着该鳍片的一侧壁；一隔离区，围绕该栅极堆叠；一外延源极/漏极区，位于该鳍片之中，并邻近该栅极堆叠；以及一源极/漏极接触件，延伸穿过该隔离区，...

【专利技术属性】
技术研发人员：蔡彦明，林圣轩，陈泓旭，卢炜业，张志维，蔡明兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：