半导体装置制造方法及图纸

本发明专利技术实施例提供一种半导体装置，包括位于半导体基板上鳍状结构。鳍状结构包括底部与顶部。底部与顶部包括不同材料。装置亦包括位于底部的侧壁上的衬垫层、位于衬垫层的侧表面上的介电层、界面层、与位于介电层上并接合鳍状结构的栅极结构。衬垫层的上表面延伸低于顶部的下表面。界面层的第一部分位于底部的侧壁表面上并与其直接接触，且界面层的第二部分位于顶部的上表面与侧壁表面上并与其直接接触。栅极结构包括高介电常数的介电层，与高介电常数的介电层上的金属栅极。高介电常数的介电层直接接触界面层的第一部分。直接接触界面层的第一部分。直接接触界面层的第一部分。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术实施例涉及集成电路与半导体装置以及其形成方法，特别涉及半导体装置所用的衬垫层结构，其可改善装置特性如关闭状态的漏电流。

技术介绍

[0002]半导体集成电路产业已经历快速成长。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。然而尺寸缩小亦会增加设计与制造含有这些集成电路的装置的复杂度。为实现这些进展，装置的制作方法亦须类似发展。
[0003]随着集成电路装置的几何尺寸持续缩小，维持装置可信度与电源效率变得更具挑战性。关闭状态的漏电流为电源效率不足的主要原因，且通常视作未来微处理器整合的限制因素。目前发现若p型场效晶体管含有氮化硅为主的衬垫层，有时会造成关闭状态的漏电流提高。虽然现有的衬垫层与其制造方法适用于其发展目的，但仍无法符合所有方面的需求。

技术实现思路

[0004]本专利技术一实施例关于半导体装置，其包括半导体基板与位于半导体基板上的鳍状结构。鳍状结构包括由第一材料制成的底部与由第二材料制成的顶部。第一材料与第二材料不同。半导体装置亦包括位于底部的侧壁上的衬垫层。衬垫层的上表面延伸低于顶部的下表面。半导体装置还包括位于半导体基板上与衬垫层的侧表面上的介电层，以及界面层。界面层具有第一部分和第二部分，第一部分设于底部的侧壁表面上并与其直接接触，第二部分设于顶部的上表面与侧壁表面上并与其直接接触。半导体装置亦包括位于介电层上并接合鳍状结构的栅极结构。栅极结构包括高介电常数的介电层，与高介电常数的介电层上的金属栅极。高介电常数的介电层直接接触界面层的第一部分。
[0005]本专利技术一实施例关于半导体装置，其包括半导体基板、鳍状结构、衬垫层、介电层以及栅极结构；鳍状结构位于半导体基板上；衬垫层位于鳍状结构的侧壁上；介电层位于半导体基板上并覆盖衬垫层的上表面与侧表面；栅极结构位于介电层上并接合鳍状结构的通道部分。
[0006]本专利技术一实施例关于半导体装置的形成方法，其包括接收半导体结构。半导体结构包括半导体基板、鳍状结构、衬垫层以及第一介电层；鳍状结构位于半导体基板上；衬垫层位于鳍状结构的侧壁上；第一介电层位于半导体基板与衬垫层的侧表面上。方法亦包括使第一介电层与衬垫层凹陷，以形成凹陷的第一介电层与凹陷的衬垫层，并露出鳍状结构的第一部分。方法还包括沉积第二介电层于第一介电层与修整的鳍状结构上。第二介电层的上表面延伸高于修整的鳍状结构的上表面。此外，方法包括使第二介电层凹陷以露出修整的鳍状结构的第二部分。凹陷的第二介电层的上表面延伸高于凹陷的衬垫层的上表面并
低于修整的鳍状结构的上表面。方法额外包括形成栅极结构于凹陷的第二介电层与修整的鳍状结构上，使栅极结构接合鳍状结构的通道部分。
附图说明
[0007]图1是本专利技术一些实施例中，制作半导体装置的方法的流程图。
[0008]图2、3、4、5、6、7A、7B、及7C是本专利技术一些实施例中，半导体装置于工艺的不同阶段的剖视图。
[0009]图8A及8B是本专利技术一些实施例中，制作半导体装置的方法的流程图。
[0010]图9、10、11、12、13、14、15、16、17、及18是本专利技术一些实施例中，半导体装置于工艺的不同阶段的剖视图。
[0011]附图标记说明如下：
[0012]10,20A,20B,20C,20D,20E,20F,20G:半导体结构
[0013]100A,100B:方法
[0014]101:半导体基板
[0015]101A:n型掺杂区
[0016]101B:p型掺杂区
[0017]102,202:基底部分
[0018]103,203:鳍状结构
[0019]104,404:介电层
[0020]106,108:衬垫层
[0021]110,210:通道部分
[0022]112,212:抗击穿区
[0023]114,114A:盖层
[0024]114B:下侧部分
[0025]116:栅极介电层
[0026]118:栅极层
[0027]120,122,124,308:距离
[0028]140:栅极结构
[0029]150,250:肩部表面
[0030]158,192,258,292:侧壁表面
[0031]168,268:角度
[0032]172,182,272,282:横向宽度
[0033]190,290:上表面
[0034]310:通道高度
[0035]312,314:高度
[0036]1010A,1010B,1020A,1020B,1030A,1030B,1040A,1040B,1050A,1050B,1060A,1060B,1070A,1070B,1080B,1090B,1100B:步骤
具体实施方式
[0037]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。特定构件与配置的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0038]此外，本专利技术实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
[0039]本专利技术实施例一般关于集成电路与半导体装置以及其形成方法。本专利技术实施例特别关于半导体装置所用的新颖衬垫层结构，其可改善装置特性如关闭状态的漏电流。衬垫层常用于半导体装置中。举例来说，衬垫层可围绕鳍状结构、在接点开口中、以及位于多种栅极层之间。衬垫层可作为阻挡层以避免材料越过衬垫层而造成不想要的扩散、可作为黏着层以提供衬垫层两侧上的材料特性不类似的两种层状物之间较佳的黏着性、或可作为间隔物层以在衬垫层之间提供适当的电性绝缘。一般常用的衬垫层材料包括氧化硅、氮化硅、金属氧化物、金属氮化物、或上述的组合。然而一些衬垫层(如氮化硅衬垫层与氧化硅-氮化硅的组合衬垫层)若直接接触栅极，则会固定正电荷于衬垫层表面。这些正电荷会妨碍抗击穿区的功能，造成其缓解关闭状态的漏电流的效果下降。
[0040]在此考量下，抗击穿区为有源区的一部分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一半导体基板；一鳍状结构，位于该半导体基板上，该鳍状结构包括一由第一材料制成的一底部与一由第二材料制成的一顶部，且该第一材料与该第二材料不同；一衬垫层，位于该底部的侧壁上，其中该衬垫层的上表面延伸低于该顶部的下表面；一介电层，位于该半导体基板上与该衬垫层的侧表面上；一界面层，具有一第...

【专利技术属性】
技术研发人员：萧琮介，陈柏勳，蔡宗裔，李宗霖，陈燕铭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：