本发明专利技术实施例的半导体装置，包括位于第一装置区中的多个第一全绕式栅极装置，以及位于第二装置区中的多个第二全绕式栅极装置。第一全绕式栅极装置的每一者包括多个通道部件的第一垂直堆叠、第一栅极结构以及多个内侧间隔物结构；第一栅极结构围绕通道部件的第一垂直堆叠并位于其上。第二全绕式栅极装置的每一者包括多个通道部件的第二垂直堆叠以及第二栅极结构，第二栅极结构围绕通道部件的第二垂直堆叠并位于其上。通道部件的第一垂直堆叠的两个相邻的通道部件之间，隔有第一栅极结构的一部分与内侧间隔物结构的至少一者。通道部件的第二垂直堆叠的两个相邻的通道部件之间，只隔有第二栅极结构的一部分。有第二栅极结构的一部分。有第二栅极结构的一部分。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例涉及多栅极晶体管与制作方法，特别涉及在制作全绕式栅极晶体管时形成内侧间隔物于半导体装置的不同装置区中。
技术介绍
[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小通常有利于增加产能与降低相关成本。尺寸缩小亦增加处理与形成集成电路的复杂度。
[0003]举例来说，集成电路技术朝更小的技术节点进展，并导入多栅极装置以增加栅极-通道耦合、降低关闭状态的电流、并减少短通道效应，进而改善栅极控制。多栅极装置通常指的是栅极结构或其部分位于通道区的多侧上的装置。鳍状场效晶体管与全绕式栅极晶体管(均视作非平面晶体管)为多栅极装置的例子，其变得更普及且为高效能与低漏电流应用的有力候选。鳍状场效晶体管具有栅极包覆超过一侧的隆起通道，比如栅极包覆自基板延伸的半导体材料的鳍状物的顶部与侧壁。与平面晶体管相较，此设置可更佳地控制通道并大幅降低短通道效应。具体而言，可减少次临界漏电流(如关闭状态的鳍状场效晶体管的源极与漏极之间的耦合)，以降低短通道效应。全绕式栅极晶体管的栅极结构可部分或完全延伸于通道区周围，以由两侧或更多侧连接至通道区。全绕式栅极晶体管的通道区可由纳米线、纳米片、其他纳米结构、及/或其他合适结构所形成。在一些实施方式中，这些通道区包括多个垂直堆叠的纳米结构(水平延伸，以提供水平方向的通道)。这些全绕式栅极晶体管可视作垂直堆叠的水平全绕式栅极晶体管。
[0004]在全绕式栅极装置中，内侧间隔物用于降低栅极结构与源极/漏极结构之间的电容以及漏电流。虽然现有的据有内侧间隔物的全绕式栅极装置一般适用于其发展目的，但无法满足所有方面的需求。
技术实现思路
[0005]本专利技术一例示性的实施例关于半导体装置。半导体装置包括位于第一装置区中的多个第一全绕式栅极装置，以及位于第二装置区中的多个第二全绕式栅极装置。第一全绕式栅极装置的每一者包括多个通道部件的第一垂直堆叠、第一栅极结构以及多个内侧间隔物结构，第一栅极结构围绕通道部件的第一垂直堆叠并位于其上。第二全绕式栅极装置的每一者包括多个通道部件的第二垂直堆叠以及第二栅极结构，第二栅极结构围绕通道部件的第二垂直堆叠并位于其上。通道部件的第一垂直堆叠的两个相邻的通道部件之间，隔有第一栅极结构的一部分与内侧间隔物结构的至少一者。通道部件的第二垂直堆叠的两个相邻的通道部件之间，只隔有第二栅极结构的一部分。
[0006]本专利技术另一例示性的实施例关于半导体装置。半导体装置包括：第一全绕式栅极
装置与第二全绕式栅极装置。第一全绕式栅极装置包括：第一通道部件、第一栅极结构以及内侧间隔物结构，第一通道部件位于第一全绕式栅极装置的通道区中；第一栅极结构包覆第一通道部件并位于其上。第二全绕式栅极装置包括：第二通道部件以及第二栅极结构，第二通道部件位于第二全绕式栅极装置的通道区中；第二栅极结构包覆第二通道部件并位于其上。两个相邻的第一通道部件之间隔有第一栅极结构的一部分与至少一内侧间隔物结构，且两个相邻的第二通道部件之间只隔有第二栅极结构的一部分。
[0007]本专利技术又一例示性的实施例关于半导体装置的制作方法。半导体装置的制作方法包括：形成层状物堆叠于基板上，且层状物堆叠包括交错的多个第一半导体层与多个第二半导体层；自基板的第一区中的层状物堆叠形成第一鳍状单元；自基板的第二区中的层状物堆叠形成第二鳍状单元；蚀刻第一源极/漏极沟槽，以露出第一鳍状单元中的第一半导体层与第二半导体层的侧壁，并以图案膜遮罩第二鳍状单元；选择性地使第一鳍状单元中的第二半导体层凹陷以形成内侧间隔物凹陷，并以图案膜遮罩第二鳍状单元；沉积内侧间隔物层于内侧间隔物凹陷之中与第二鳍状单元上的图案膜之上；蚀刻第二源极/漏极沟槽，以露出第二鳍状单元中的第一半导体层与第二半导体层的侧壁；以及同时形成第一外延的源极/漏极结构于第一源极/漏极沟槽中，以及第二外延的源极/漏极结构于第二源极/漏极沟槽中。
附图说明
[0008]图1A、1B、与1C是本专利技术一或多个实施例中，具有多重装置区的半导体装置的形成方法的流程图。
[0009]图2A至20A与图2B至20B是本专利技术一或多个实施例中，工件于图1的制作工艺工艺时的剖视图。
[0010]附图标记说明如下:
[0011]H1:第一高度
[0012]H2:第二高度
[0013]H3:第三高度
[0014]W1:第一宽度
[0015]W2:第二宽度
[0016]10AN,10BN:n型装置区
[0017]10AP,10BP:p型装置区
[0018]100:方法
[0019]102,104,106,108,110,112,114,116,118,120,122,124,126,128,130,132,134,136:步骤
[0020]200:工件
[0021]202:基板
[0022]204:外延堆叠
[0023]206,208:外延层
[0024]210:鳍状单元
[0025]210A:第一鳍状单元
[0026]210B:第二鳍状单元
[0027]212:浅沟槽隔离结构
[0028]218A:第一源极/漏极沟槽
[0029]218BN:第二源极/漏极沟槽
[0030]218BP:第三源极/漏极沟槽
[0031]222:虚置栅极堆叠
[0032]222A:第一虚置栅极堆叠
[0033]222B:第二虚置栅极堆叠
[0034]224:虚置介电层
[0035]226:虚置电极层
[0036]228:硬遮罩
[0037]230:氧化物层
[0038]232:氮化物层
[0039]234:栅极间隔物
[0040]234-1:第一栅极间隔物
[0041]234-2:第二栅极间隔物
[0042]234-3:第三栅极间隔物
[0043]235:第一鳍状物侧壁
[0044]236:内侧间隔物凹陷
[0045]237:第二鳍状物侧壁
[0046]239:第三鳍状物侧壁
[0047]240:第一内侧间隔物层
[0048]241:内侧间隔物结构
[0049]242:第二内侧间隔物层
[0050]244N:n型的外延的源极/漏极结构
[0051]244P:p型的外延的源极/漏极结构
[0052]245N:第一初始层
[0053]245P:第二初始层
[0054]246:接点蚀刻停止层
[0055]248:层间介电层
[0056]250:金属栅极堆叠
[0057]302:第一图案膜<本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：多个第一全绕式栅极装置，位于一第一装置区中，其中所述多个第一全绕式栅极装置的每一者包括：多个通道部件的一第一垂直堆叠；一第一栅极结构，围绕所述多个通道部件的该第一垂直堆叠并位于其上；以及多个内侧间隔物结构；以及多个第二全绕式栅极装置，位于一第二装置区中，其中所述多个第二全绕式栅极装置的每一者包括：多...
【专利技术属性】
技术研发人员：王培勋，江国诚，张罗衡，张荣宏，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。