提供了半导体结构和方法。根据实施例的半导体结构包括设置在掺杂有第一类型掺杂物的第一井上方的第一单元、设置在第一井上方的第二单元、以及设置在掺杂有与第一类型掺杂物不同的第二类型掺杂物的第二井上方的拾取单元。拾取单元夹设在第一单元和第二单元之间。第一单元包括第一多个晶体管，并且第二单元包括第二多个晶体管。二多个晶体管。二多个晶体管。
【技术实现步骤摘要】
半导体结构
[0001]本公开涉及一种半导体结构，特别是没有任何氧化物扩散区(OD)中断的半导体结构。
技术介绍
[0002]半导体集成电路(integrated circuit；IC)工业呈指数成长。在IC材料及IC设计的技术进步产生多个IC世代，每一个IC世代比上一个IC世代有更小及更复杂的电路。在IC发展过程中，功能密度(例如：每一芯片区域的相连元件数量)通常都会增加，而几何尺寸(即工艺可作出的最小部件(或线路))会下降。此微缩过程通常通过增加生产效率及降低相关成本提供了优势。
[0003]闩锁(latch-up)是互补式金属氧化物半导体(complementary metal oxide semiconductor；CMOS)IC的故障机制，其特征在于过多的漏极电流造成的装置故障或装置损坏。闩锁主要是由于寄生PNP和NPN双极性晶体管在块体基板中的井和主动掺杂区的布置而导致的。在绝缘体上硅(silicon-on-insulator；SOI)基板上制造的CMOS装置通常抵抗了闩锁，因为N井和P井由于嵌入式氧化硅隔离层的存在而大抵被隔离了。电路设计中通常包含防止闩锁的装置，例如保护环(guard ring)和拾取单元(tap cell)。将拾取单元设置在标准单元之间，并且通过一或多种隔离结构将其与标准单元隔离。拾取单元和隔离结构可能会增加集成电路的整体尺寸。给定IC芯片的固定区域，拾取单元和隔离结构可能会取代功能装置的占据空间。尽管用于拾取单元的现有结构足以满足其预期目的，但是它们并非在所有方面都令人满意。
技术实现思路
[0004]本公开提供一种半导体结构。半导体结构包括设置在掺杂有第一类型掺杂物的第一井上方的第一单元、设置在第一井上方的第二单元、以及设置在掺杂有与第一类型掺杂物不同的第二类型掺杂物的第二井上方的拾取单元。第一单元包括第一多个晶体管。第二单元包括第二多个晶体管。拾取单元夹设在第一单元和第二单元之间。
[0005]本公开提供一种半导体结构。半导体结构包括基板、在基板中的第一井、以及在基板中的第二井。第一井掺杂有第一类型掺杂物。第二井掺杂有与第一类型掺杂物不同的第二类型掺杂物。第一井的一部分延伸到第二井中。第一井的部分的三个侧面与第二井接壤。
[0006]本公开提供一种半导体结构。半导体结构包括基板、设置在N型井上方的第一单元、设置在N型井上方的第二单元、以及设置在P型井上方的拾取单元。第一单元包括第一多个晶体管。第二单元包括第二多个晶体管。拾取单元夹设在第一单元和第二单元之间。
附图说明
[0007]本公开的观点从后续实施例以及附图可以更好地理解。须知示意图为范例，并且不同特征并无示意于此。不同特征的尺寸可能任意增加或减少以清楚论述。
[0008]图1是根据本公开实施例的第一布局设计的示意图，其包括多个拾取单元和多个标准单元。
[0009]图2是根据本公开实施例的图1中的第一布局设计的一部分的放大俯视图。
[0010]图3是根据本公开实施例的图1中的第一布局设计的一部分的侧视图。
[0011]图4是根据本公开实施例的第二布局设计的示意图，其包括多个拾取单元和多个标准单元。
[0012]图5是根据本公开实施例的图4中的第二布局设计的一部分的放大俯视图。
[0013]图6是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
[0014]图7是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
[0015]图8是根据本公开实施例的图4中的第二布局设计的一部分的侧视图。
[0016]图9A显示了根据本公开实施例的图4中的第二布局设计的井的形状。
[0017]图9B显示了根据本公开实施例的图4中的第二布局设计的另一井的形状。
[0018]附图标记说明：
[0019]100：第一布局设计
[0020]102P-1,102P-2：P型井
[0021]102N-1,102N-2,102N-3：N型井
[0022]102：基板
[0023]104-1,104-2,104-3,104-4,104-5,104-6,104-7,104-8：主动区
[0024]106-1,106-2,106-3,106-4,106-5：拾取单元
[0025]104N-1,104N-2,104N-3,104N-4,104N-5,104N-6：N掺杂区
[0026]104P-1,104P-2,104P-3,104P-4：P掺杂区
[0027]140,142：标准单元片段
[0028]110：拾取单元片段
[0029]150A：第一鳍片切割介电特征
[0030]120：第一过渡区
[0031]150B：第二鳍片切割介电特征
[0032]130：第一冗余单元
[0033]150C：第三鳍片切割介电特征
[0034]104P-5：P掺杂区
[0035]104N-7：N掺杂区
[0036]150D：第四鳍片切割介电特征
[0037]150E：第五鳍片切割介电特征
[0038]122：第二过渡区
[0039]150F：第六鳍片切割介电特征
[0040]132：第二冗余单元
[0041]150G：第七鳍片切割介电特征
[0042]104N-8：N掺杂区
[0043]150H：第八鳍片切割介电特征
[0044]160：第一接面
[0045]162：第二接面
[0046]170：栅极结构
[0047]200：第二布局设计
[0048]202：基板
[0049]202N：N型井
[0050]202P：P型井
[0051]300B：第一基部
[0052]310T：第一T形部分
[0053]312T：第二T形部分
[0054]310VB：第一垂直条状部分
[0055]310HB：第一水平条状部分
[0056]312VB：第二垂直条状部分
[0057]312HB：第二水平条状部分
[0058]300TO：第一T形开口
[0059]320B：第二基部
[0060]320T：第三T形部分
[0061]340L：第一L形部分
[0062]342L：第二L形部分
[0063]320VB：第三垂直条状部分
[0064]320HB：第三水平条状部分
[0065]330TO：第二T形开口
[0066]332TO：第三T形开口
[0067]402：第一外侧
[0068]404：第二外侧
[0069]406：第三外侧
[0070]412：第一内侧
[0071]414：第二内侧
[0072]416：第三内侧
[0073]204P-1本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，包括：一第一单元，设置在掺杂有一第一类型掺杂物的一第一井上方，上述第一单元包括一第一多个晶体管；一第二单元，设置在上述第一井上方，上述第二单元包括...
【专利技术属性】
技术研发人员：林大钧，潘国华，廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。