三维半导体封装及其制造方法技术

本文阐述三维半导体封装及其制造方法。所述方法包括：在中介层上安装管芯堆叠，在管芯堆叠之上分配热界面材料层且将热散布元件放置在管芯堆叠之上并通过热界面材料层将热散布元件附接到管芯堆叠。热界面材料层在管芯堆叠及中介层与热散布元件之间提供可靠的粘着层及高效的导热路径。因此，防止热界面材料层从热散布元件分层，提供从管芯堆叠到热散布元件的高效热传递，且通过中介层与热散布元件之间的热界面材料层减小沿着热路径的热阻。因此，热界面材料层降低整体运行温度并增加三维半导体封装的整体可靠性。半导体封装的整体可靠性。半导体封装的整体可靠性。

【技术实现步骤摘要】
三维半导体封装及其制造方法


[0001]本文揭露涉及热界面材料、三维半导体封装及三维半导体封装的制造方法。

技术介绍

[0002]在封装集成电路的过程中，可通过结合工艺来堆叠半导体管芯，且可将半导体管芯结合到其他封装组件(例如中介层及封装衬底)。所得封装被称为三维(Three-Dimensional，3D)半导体封装。堆叠半导体管芯的散热(heat dissipation)是三维半导体封装所面临的挑战。
[0003]高效地耗散在三维半导体封装的堆叠管芯中产生的热量可能特别困难。在三维半导体封装中，在由堆叠管芯产生的热量可传导到散热元件(例如，散热器(heat spreader))之前，所述热量可能必须被耗散到外部组件。然而，在堆叠管芯与外部组件之间存在其他材料(例如底部填充胶、模塑化合物等)，这些材料在导热方面是无效的。因此，热量可能陷获在三维半导体封装内，导致急剧的局部温度峰值或“所谓的”热点(hot spot)。此外，由高功耗管芯产生的热量可导致例如邻近的半导体管芯的热串扰(thermal crosstalk)等问题，从而对所述邻近的半导体管芯的性能及可靠性造成不利影响。因此，三维半导体封装本身的整体性能及可靠性可能会降低及劣化。

技术实现思路

[0004]本文的一个态样提供一种三维半导体封装的制造方法，包括：在半导体封装之上应用热界面材料，所述热界面材料包括芯体材料及导热性填充材料，所述热界面材料包含第一填充粒子及第二填充粒子，所述第一填充粒子具有第一大小分布，所述第二填充粒子具有与所述第一大小分布独立的第二大小分布；以及将散热元件放置在所述半导体封装之上，所述热界面材料将所述散热元件热耦合到所述半导体封装，使得所述第一填充粒子的第一侧在实体上接触所述半导体封装且所述第一填充粒子的第二侧在实体上接触所述散热元件。
[0005]本文的另一个态样提供一种三维半导体封装的制造方法，包括：将经封装的半导体器件电耦合到封装衬底；在所述经封装的半导体器件之上应用热界面材料，所述热界面材料包括芯体材料及导热性填充材料，所述导热性填充材料包括第一组填充粒子与第二组填充粒子的至少二元系统，所述第一组填充粒子具有第一平均尺寸且所述第二组填充粒子具有比所述第一平均尺寸小的第二平均尺寸；以及通过所述热界面材料将散热元件附接到所述经封装的半导体器件，所述第一组填充粒子将所述散热元件与所述经封装的半导体器件均匀地间隔开。
[0006]本文的又一个态样提供一种三维半导体封装，包括：经封装的半导体器件，电耦合到封装衬底；散热元件；以及热界面材料，设置在所述经封装的半导体器件与所述散热元件之间且界接所述经封装的半导体器件及所述散热元件二者。所述热界面材料包括：芯体材料；以及导热性填充材料，包括：主要填充粒子，其中所述热界面材料具有经过所述主要填
充粒子中的第一主要填充粒子的主要热传递路径，所述主要热传递路径从所述第一主要填充粒子与所述经封装的半导体器件之间的第一界面延伸到所述第一主要填充粒子与所述散热元件之间的第二界面；以及第二填充粒子，其中所述热界面材料具有经过所述芯体材料及所述第二填充粒子中的至少一个第二填充粒子的第二热传递路径，所述至少一个第二填充粒子被所述芯体材料完全环绕，所述第二热传递路径从沿着所述经封装的半导体器件的与所述第一界面不同的第一点延伸到沿着所述散热元件的与所述第二界面不同的第二点。
附图说明
[0007]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0008]图1根据一些实施例示出形成三维半导体封装的中间步骤中的粘着剂分配工艺(adhesive dispensing process)。
[0009]图2A根据一些实施例示出形成三维半导体封装的中间步骤中的热界面材料(thermal interface material，TIM)的分配工艺。
[0010]图2B、图2C及图2D根据一些实施例示出两种热界面材料(TIM)。
[0011]图3根据一些实施例示出形成三维半导体封装的中间步骤中的导热盖体(thermally conductive lid)的放置。
[0012]图4根据一些实施例示出形成三维半导体封装的中间步骤中的固化工艺。
[0013]图5A到图5B根据一些实施例示出形成包括第一器件封装的三维半导体封装的中间步骤中的快速退火工艺(rapid annealing process)。
[0014]图6到图12根据一些实施例示出包括第一器件封装的三维半导体封装。
具体实施方式
[0015]以下公开提供用于实施本专利技术的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简明及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0016]此外，为易于说明，本文中可能使用例如“在
…
之下(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”、“顶部(top)”、“底部(bottom)”、“顶侧(top-side)”、“底侧(bottom-side)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0017]图1根据一些实施例示出在形成三维半导体封装的工艺期间的中间结构的剖视
图。具体来说，图1根据一些实施例示出将第一器件封装(device package)100安装到封装衬底202的工艺以及在形成三维半导体封装的中间步骤期间分配粘着剂210的工艺。
[0018]根据一些实施例，通过将各种集成电路(integrated circuit，IC)管芯堆叠70结合到中介层120来形成第一器件封装100。在一实施例中，第一器件封装100是晶片上芯片(chip-on-wafer，CoW)封装，但应理解，其他三维半导体封装可应用到所述实施例。
[0019]根据一些实施例，管芯堆叠70可各自具有单一功能(例如，逻辑器件、存储器管芯等)，或者可具有多种功能(例如，系统芯片(system-on-chip，SoC))。在特定实施例中，第一管芯堆叠70A是处理器，且第二管芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维半导体封装的制造方法，其特征在于，包括：在半导体封装之上应用热界面材料，所述热界面材料包括芯体材料及导热性填充材料，所述热界面材料包含第一填充粒子及第二填充粒子，所述第一填充粒子具有第一大小分布，所述第二填充粒子具有与所述第一...

【专利技术属性】
技术研发人员：余振华，郭立中，卢思维，施应庆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：