一种多区域垂直配向液晶面板，包含有一第一基板及一第二基板、一像素设置于该第二基板上、一储存电容下电极、一储存电容上电极、一液晶层设置于该第一基板与该第二基板之间，以及多个配向突起物设置于该第一基板上。其中，该像素具有一第一像素电极以及一第二像素电极，且该第一像素电极与该第二像素电极之间具有一主狭缝。其次，储存电容下电极设置于该第二基板上并与该主狭缝至少部分重叠，而该储存电容上电极则设置于该第二基板上并与该储存电容下电极形成一储存电容。本发明专利技术是将储存电容设置于相对二像素电极之间的主狭缝位置，并通过储存电容来有效降低主狭缝区域暗态漏光的缺点，进而提高像素使用率与达到高穿透率。
【技术实现步骤摘要】
本专利技术是关于一种液晶面板，尤指一种多区域垂直配向液晶面板。
技术介绍
液晶显示器已被广范地应用于各式电子产品，如手机、个人数字助理(PDA)及笔记型计算机(notebook)等，且随着大尺寸平面显示器市场的快速发展，具有轻薄短小特性的液晶显示器更是扮演着相当重要的角色，而逐渐取代阴极射线管(CRT)显示器成为市场主流。然而，由于传统液晶显示器的视角不够广，故成为其发展上的限制条件，因此一种可增加视角的多区域垂直配向(multi-domain vertical alignment，MVA)以及超多区域垂直配向(premium multi-domain vertical alignment，PMVA)液晶显示面板便应运而生。请参照图1与图2，图1为已知超多区域垂直配向液晶面板10的一像素的平面示意图，而图2为图1中沿着AA’线段的截面示意图。如图1与图2中所示，已知超多区域垂直配向液晶面板10包含有一上基板12、一下基板14、一由负型液晶分子所构成的液晶层16填充于上基板12与下基板14之间，以及一第一像素电极20与第二像素电极28设于液晶层16与下基板14之间。其中，上基板12表面设有一共同电极层18、多个彩色滤光单元(图未示)设置于上基板12与共同电极层18之间，以及多个配向突起物22对应第一像素电极20与第二像素电极28。下基板14上则设有一储存电容32并相对配向突起物22。其中，第一像素电极20与第二像素电极28可为氧化铟锡(indium tinoxide，ITO)或氧化铟锌(indium zinc oxide，IZO)所构成的穿透电极或反射电极，且第一像素电极20与第二像素电极28是由一主狭缝(main slit)26分隔并以单根的矩形穿透电极作为连接第一像素电极20与第二像素电极28的桥接电极24，以达到最佳化的液晶排列与反应速度。此外，储存电容32是由一储存电容上电极38、一储存电容下电极34以及位于两者之间的介电层36所构成。一般而言，是利用并联的方式来形成一储存电容并增加电容量，以保持电荷不流失并达到维持电压的目的。如图1所示，已知储存电容是设置于相对配向突起物的位置，以改善配向突起物在暗态时会导致液晶排列不佳而造成暗态漏光的问题，进而提升液晶面板的对比。液晶排列的稳定性以及区域的均匀性可由液晶分子在方位角±90°状态存在的位置来判断。当方位角±90°的位置位于像素正中间时，液晶分子可达到最稳定的排列。反之，面板的显示区域(domain)则可能会出现左右不均的现象。由于液晶分子的方位角度取决于电场的力量，亦即配向突起物与主狭缝的贡献，在已知设计中的单根矩型桥接电极会造成左右力量的拉扯并影响液晶分子的平衡状态，造成90°方位角的位置并不一定会位于桥接电极的中间，进而使液晶分子产生左右偏移，甚至往任何角度偏移的现象。因此，如何提供一种多区域垂直配向液晶面板以有效改善主狭缝暗态漏光的问题以及利用单根矩型桥接电极而导致液晶分子产生左右偏移的现象即为现今一重要课题。
技术实现思路
本专利技术的主要目的是提供一种多区域垂直配向液晶面板，以解决储存电容因设置于配向突起物的相对位置而无法有效遮蔽主狭缝漏光的问题。本专利技术是揭露一种液晶面板，其包含有一第一基板及一第二基板、一像素设置于该第二基板上、一储存电容下电极、一储存电容上电极、一液晶层设置于该第一基板与该第二基板之间以及多个配向突起物(protrusion)设置于该第一基板上或该第二基板上。其中，该像素具有一第一像素电极以及一第二像素电极，且该第一像素电极与该第二像素电极之间具有一主狭缝(main slit)。其次，储存电容下电极设置于该第二基板上并与该主狭缝至少部分重叠(overlap)，而该储存电容上电极则设置于该第二基板上并与该储存电容下电极形成一储存电容。本专利技术是将储存电容设置于相对二像素电极之间的主狭缝位置，并通过储存电容来有效降低主狭缝区域暗态漏光的缺点，进而提高像素使用率与达到高穿透率。此外，本专利技术又可将储存电容设置于相对主狭缝位置的同时搭配一具有内缩图案的桥接电极，并通过其内缩的形状来改善已知利用矩形桥接电极而导致液晶排列不稳定的问题，进而提高液晶面板的光学特性表面。附图说明图1为已知多区域垂直配向液晶面板的一像素的平面示意图。图2为图1中沿着AA’线段的截面示意图。图3为本专利技术较佳实施例的多区域垂直配向液晶面板的一像素的平面示意图。图4为图3中沿着BB’线段的截面示意图。图5为图3中沿着CC’线段的截面示意图。图6为本专利技术另一实施例的多区域垂直配向液晶面板的一像素的平面示意图。主要组件符号说明10多区域垂直配向液晶面板12上基板14下基板 16液晶层18共同电极层 20第一像素电极22第一配向突起物 24桥接电极26主狭缝 28第二像素电极 32储存电容 34储存电容下电极36介电层 38储存电容上电极40多区域垂直配向液晶面板42上基板44下基板 46液晶层48共同电极层 50第一像素电极52第二像素电极 53第三像素电极54桥接电极 56配向突起物60主狭缝 64储存电容66储存电容下电极 68介电层70储存电容上电极 72桥接电极74第一像素电极 76第二像素电极78中间部 80端点部84配向突起物 86第三像素电极88桥接电极 90储存电容92第一主狭缝 94第二主狭缝96平坦层 98透明导电层W 宽度 w 宽度具体实施方式下面结合附图和具体实施例对本专利技术进行详细描述。请参照图3至图5，图3为本专利技术较佳实施例的多区域垂直配向液晶面板40的一像素的平面示意图，图4为图3中沿着BB’线段的截面示意图，而图5为图3中沿着CC’线段的截面示意图。如图3至图5所示，本专利技术的多区域垂直配向液晶面板40包含有一上基板42、一下基板44、一由负型液晶分子所构成的液晶层46填充于上基板42与下基板44之间、一像素，设置于该下基板，该像素具有一第一像素电极50、一第二像素电极52以及一第三像素电极53设于液晶层46与下基板44之间。所述像素是由两数据线(未图标)以及两扫描线(未图标)定义而成，在此不赘述。其中，上基板42表面设有一共同电极层48、多个彩色滤光单元(图未示)设置于上基板42与共同电极层48之间、多个配向突起物56对应第一像素电极50、第二像素电极52与第三像素电极53，以及二矩形桥接电极54电性连接第一像素电极50、第二像素电极52与第三像素电极53。下基板44表面则设有一储存电容64、一平坦层96设于储存电容64上以及一透明导电层98设于平坦层96上。桥接电极54设置于下基板上，可与第一像素电极50、第二像素电极52与第三像素电极53同时形成且/或是同一层。此外，桥接电极54的形状、大小、厚度、宽度可视需要而设计，并不局限。其中，第一像素电极50、第二像素电极52与第三像素电极53可为氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电层98所构成的穿透电极或是反射金属所构成的反射电极。其次，第一像素电极50与第二像素电极52之间以及第二像素电极52与第三像素电极53之间各具有一主狭缝60，且桥接电极54是设置于主狭缝60内。值得注意的是，本专利技术的储存电容64是设置于下基板44上并对应主狭本文档来自技高网...
【技术保护点】
一种多区域垂直配向液晶面板，其特征在于包含有：一第一基板及一第二基板；一像素，设置于该第二基板，该像素具有一第一像素电极以及一第二像素电极，且该第一像素电极与该第二像素电极之间具有一主狭缝；一储存电容下电极，设置于该 第二基板上并与该主狭缝至少部分重叠；一储存电容上电极，设置于该第二基板上并与该储存电容下电极形成一储存电容；一液晶层，设置于该第一基板与该第二基板之间；以及多个配向突起物，设置于该第一基板上。
【技术特征摘要】
【专利技术属性】
技术研发人员：苏睦仁，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。