半导体装置制造方法及图纸

本发明专利技术提供一种能测定无延迟量的正确的时间的半导体装置。存储器、逻辑电路混载ＬＳＩ（１０）形成测试用的输入输出路径，在存储器（１２）具有的存储器输入输出部（４８）中设置带测试功能的输入输出选择部（５２），使用在测试模式下直接供给的时钟信号ＴＣＬＫ（３４），有选择地取入一个与输入信号ＤＩ〈ｋ∶０〉、ＣＯＭ〈ｉ∶０〉、ＡＤＤ〈ｍ∶０〉和输出信号ＤＯ〈ｋ∶０〉分别对应的信号，输出该取入的信号，一边在未图示的外部引脚监视该输出，一边使时钟信号ＣＬＫ（６２）或输入信号ＤＩ〈ｋ∶０〉、ＣＯＭ〈ｉ∶０〉和ＡＤＤ〈ｍ∶１〉的上升沿时刻变化，对时钟信号ＴＣＬＫ（３４）相对地测定表示在存储器（１２）的刚刚输入之前和刚刚输出之后的位置产生了多少延迟、相移的延迟量。

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及对在同一半导体衬底上集成的混合搭载了同步型存储器和逻辑电路的LSI(大规模集成电路)中的内置存储器正确地测定例如建立/保持时间和存取时间的技术。
技术介绍
一般，混合搭载在半导体衬底上的存储器—逻辑电路LSI具有存储器、逻辑电路、外部信号切换电路和存储器—逻辑电路的接口(IF)信号切换电路。下面，说明这些构成要素的连接，在存储器与逻辑电路之间配设存储器—逻辑电路的IF信号切换电路。存储器—逻辑电路的IF信号切换电路输入由逻辑电路经输出总线供给的信号，并将输入的信号经输入总线向存储器输出。存储器—逻辑电路的IF信号切换电路输入由存储器经输出总线供给的信号，并将输入的信号经输入总线向逻辑电路输出。此外，在外部输入输出引脚和逻辑电路之间配设外部信号切换电路。外部信号切换电路输入从外部经输入总线供给的信号，并经输入总线向逻辑电路输出信号。外部信号切换电路输入从逻辑电路经输出总线供给的信号，并经输出总线向外部输入输出引脚输出输入的信号。存储器—逻辑电路LSI通过上述连接进行信号的交换。存储器—逻辑电路LSI对评估存储器的特性的存储器测试模式设置测试输入总线本文档来自技高网...

【技术保护点】
一种半导体装置，混合搭载了多个实现一方面功能和与该一方面功能不同的另一方面功能的单元，实现上述另一方面功能的单元配设在实现一方面功能的单元的前级，其特征在于：该装置中，将从外部向该装置输入的信号和从该装置向外部输出的信号分别输入和输出，除了与该输入和输出对应实现各功能的通常模式之外，还具有对该装置中的上述输入信号和输出信号测定信号的特性的测试模式，形成在上述通常模式下分别流过上述输入信号和输出信号的通常的输入输出路径、以及在上述测试模式下绕过上述通常的输入输出路径而分别使上述输入信号和输出信号直接流过实现上述一方面功能的单元的测试用输入输出路径，包含：切换单元，分别将上述输入信号和输出信号切换...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：水桥比吕志，山本丰朗，
申请(专利权)人：冲电气工业株式会社，
类型：发明
国别省市：JP[日本]