U形铁电场效应晶体管存储单元串、存储器及制备方法技术

本发明专利技术公开了一种U形铁电场效应晶体管存储单元串、存储器及制备方法。该存储单元串，包括由两个第一柱状结构通过第二柱状结构连接而成形成的U形体、分离层(6)和间隔设置的多层的栅电极(4)；每层所述栅电极(4)，用于包围所述U形体；所述分离层(6)，贯穿于所述多层栅电极(4)，且位于所述U形体的开口内，用于隔离所述U形体的两个柱状结构，以使所述U形存储单元串中的存储单元的个数为所述U形存储单元串中的栅电极(4)层数的二倍。其中U形的存储单元串相比于现有技术，在设置同样层数的栅电极下，本发明专利技术的存储单元的个数更多，存储密度更高。

【技术实现步骤摘要】
U形铁电场效应晶体管存储单元串、存储器及制备方法
本专利技术涉及存储器领域，尤其是涉及一种U形铁电场效应晶体管存储单元串、存储器及制备方法。
技术介绍
铁电场效应晶体管(FeFET)是以铁电薄膜材料替代场效应晶体管(MOSFET)中的栅介质层，通过改变铁电薄膜材料的极化方向来控制沟道电流的导通和截止，从而实现信息的存储。FeFET存储器具有非易失性、低功耗、读写速度快等优点，且单元结构简单，理论存储密度大。特别地，FeFET可以实现三维集成，被认为是最有潜力的高密度新型存储器之一。目前，经过研究现有三维FeFET存储器的不足之处是：现有的铁电薄膜层及其器件的均一性和电学性能差，即采用同样方法制备的两个存储器的性能差异性较大；第二，在制备的过程中，铁电薄膜层与沟道层之间的界面缺陷较多，导致器件的疲劳性能较差，器件之间的阈值电压和亚阈值摆幅差异较大，导致存储器的可靠性差；第三，现有的存储器的制备过程中，需要对介质层或铁电薄膜层刻蚀，容易对介质层和铁电薄膜层损伤，造成器件性能受到影响，影响存储器的可靠性。
技术实现思路
(一)专利技术目的本专利技术的目的是提供一种U形铁电场效应晶体管存储单元串、存储器及制备方法，该存储单元串包括为由两个第一柱状结构通过第二柱状结构连接而形成的U形体，该U形体是通过沉积方法得到的，能够避免制备过程中对铁电薄膜层进行刻蚀，提高了存储器的可靠性；另外通过设置第一介质层和第二介质层使得铁电薄膜不直接与栅电极层和沟道层接触，避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性。(二)技术方案为解决上述问题，本专利技术的第一方面提供一种U形铁电场效应晶体管存储单元串，包括由两个第一柱状结构通过第二柱状结构连接所形成的U形体、分离层和间隔设置的多层的栅电极；每层栅电极，用于包围U形体；分离层，贯穿于多层栅电极，且位于所述U形体的开口内，用于隔离U形体的两个第一柱状结构，以使所述存储单元串中的存储单元的个数为所述存储单元串中的栅电极层数的二倍；所述柱状结构由外层至内层依次设置：第一介质层、铁电薄膜层、第二介质层和沟道层；所述第一介质层和所述第二介质层用于隔离所述铁电薄膜层，以避免所述铁电薄膜层与所述沟道层和所述栅电极直接接触，还使所述第一介质层和第二介质层均作为所述铁电薄膜层生长的种子层或应力调控层，促进所述铁电薄膜层中铁电相的生成，以使所述U形铁电场效应晶体管存储单元串中铁电薄膜层实现存储功能。进一步的，还包括：填充层，设置在所述沟道层内，用于填满所述柱状结构的中心。进一步的，所述沟道层的厚度不大于所述沟道层的耗尽层的厚度。进一步的，相邻的所述栅电极之间设置有隔离层。进一步的，所述第一介质层为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种；所述第二介质层9为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)等中的一种或多种。进一步的，所述铁电薄膜层为氧化铪(HfO2)、掺杂的HfO2、氧化锆(ZrO2)或掺杂的ZrO2中的一种；其中，掺杂的HfO2中掺杂的元素包括硅(Si)、铝(Al)、锆(Zr)、镧(La)、铈(Ce)、锶(Sr)、镥(Lu)、钆(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)等中的一种或多种。进一步的，所述沟道层为多晶硅(Si)、多晶锗(Ge)、多晶硅锗(SiGe)，或掺杂的多晶硅(Si)、掺杂的多晶锗(Ge)、掺杂的多晶硅锗(SiGe)，掺杂元素为硼(B)、磷(P)和砷(As)中的一种或多种。根据本专利技术的第二方面，提供了一种U形铁电场效应晶体管存储器，包括：基底、导电层和多个本专利技术第一方面提供的所述的U形铁电场效应晶体管存储单元串；所述导电层设置在所述基底上；所述U形铁电场效应晶体管存储单元串中的所述第二柱状结构嵌设在所述导电层内，所述U形铁电场效应晶体管存储单元串的两个第一柱状结构位于所述导电层外且与所述导电层垂直设置；所述分离层，设置在所述导电层上，且位于两个所述第一柱状结构之间，用于隔离两个所述第一柱状结构。进一步地，多层的所述栅电极设置在所述导电层的表面上，相邻的所述栅电极之间设置有隔离层,所述导电层与所述栅电极之间设置有所述隔离层。进一步地，所述隔离层为SiO2或由介电常数比SiO2的介电常数小的绝缘材料形成；所述栅电极为重掺杂的多晶硅，氮化物金属电极和钨(W)中的任一种。根据本专利技术的第三方面，提供了一种U形铁电场效应晶体管存储器的制备方法，包括：S1：在基底1上形成导电层；S2：在所述导电层中形成至少一个沟槽，并沉积介质以填满所述沟槽；S3：在所述导电层表面依次交叠沉积隔离层和栅电极得到堆叠层，所述栅电极的层数为预设层数；S4：在每个所述沟槽的上方形成两个通孔，所述通孔贯穿所述堆叠层，且直至所述沟槽的顶部；S5：去除所述沟槽中的填充的介质，以使得所述两个通孔13形成U型通孔；S6：在所述U型通孔的内壁依次沉积第一介质层、铁电薄膜层、第二介质层和沟道层；S7：在所述U型通孔的中部形成分离层，所述分离层至少贯穿所述叠层结构中的栅电极，以形成所述U形铁电场效应晶体管存储器。进一步地，所述步骤S6之后，在步骤S7之前，还包括：在沟道层的内壁上沉积填充层以充满所述通孔。(三)有益效果本专利技术的上述技术方案具有如下有益的技术效果：(1)存储单元串通过设置第一介质层和第二介质层使得铁电薄膜不直接与栅电极层和沟道层接触，避免铁电薄膜中的元素扩散及其与栅电极和沟道层的界面反应，进一步保证了铁电薄膜层和存储单元的质量和性能，减小存储单元之间的差异性，提高存储器的可靠性；另外，第一介质层和第二介质层作为铁电薄膜层生长的种子层或应力调控层，从而提升铁电薄膜层的性能，而且还可以有效地降低漏电流，提升FeFET存储器的保持性能。(2)本专利技术实施例提供的存储单元串中，在沟道层中增加了填充层，相当于减少了器件中多晶沟道层的体积，这可以减少多晶沟道层中的缺陷，有助于提升器件的疲劳性能和改善器件之间的差异性。(3)本专利技术提供的制备方法中采用沉积法形成第一介质层、铁电薄膜层和第二介质层，由于存储单元串为U形，避免了对第一介质层、铁电薄膜层和第二介质层的刻蚀，可以增加存储器的可靠性。附图说明图1是本专利技术第一实施方式提供的铁电场效应晶体管存储单元的结构示意图。图2a是本专利技术第二实施方式提供的U形铁电场效应晶体管存储单元串的结构示意图；图2b是本专利技术第二实施方式提供的U形铁电场效应晶体管存储单元串的俯视图；...

【技术保护点】
1.一种U形铁电场效应晶体管存储单元串，其特征在于，包括由两个第一柱状结构通过第二柱状结构连接而成的U形体、分离层(6)和间隔设置的多层的栅电极(4)；/n每层所述栅电极(4)，用于包围所述U形体的第一柱状结构；/n所述分离层(6)，贯穿于所述多层栅电极(4)，且位于所述U形体的开口内，用于隔离所述U形体的两个所述第一柱状结构，以使所述U形存储单元串中的存储单元的个数为所述U形存储单元串中的栅电极(4)层数的二倍；/n每个柱状结构由外层至内层依次设置有第一介质层(7)、铁电薄膜层(8)、第二介质层(9)和沟道层(10)；/n其中，所述第一介质层(7)和所述第二介质层(9)用于隔离所述铁电薄膜层(8)，以避免所述铁电薄膜层(8)与所述沟道层(10)和所述栅电极(4)直接接触，还使所述第一介质层(9)和第二介质层(11)均作为所述铁电薄膜层(10)生长的种子层或应力调控层，促进所述铁电薄膜层(10)中铁电相的生成，以使所述U形铁电场效应晶体管存储单元串中铁电薄膜层(8)实现存储功能。/n

【技术特征摘要】
1.一种U形铁电场效应晶体管存储单元串，其特征在于，包括由两个第一柱状结构通过第二柱状结构连接而成的U形体、分离层(6)和间隔设置的多层的栅电极(4)；
每层所述栅电极(4)，用于包围所述U形体的第一柱状结构；
所述分离层(6)，贯穿于所述多层栅电极(4)，且位于所述U形体的开口内，用于隔离所述U形体的两个所述第一柱状结构，以使所述U形存储单元串中的存储单元的个数为所述U形存储单元串中的栅电极(4)层数的二倍；
每个柱状结构由外层至内层依次设置有第一介质层(7)、铁电薄膜层(8)、第二介质层(9)和沟道层(10)；
其中，所述第一介质层(7)和所述第二介质层(9)用于隔离所述铁电薄膜层(8)，以避免所述铁电薄膜层(8)与所述沟道层(10)和所述栅电极(4)直接接触，还使所述第一介质层(9)和第二介质层(11)均作为所述铁电薄膜层(10)生长的种子层或应力调控层，促进所述铁电薄膜层(10)中铁电相的生成，以使所述U形铁电场效应晶体管存储单元串中铁电薄膜层(8)实现存储功能。


2.根据权利要求1所述的U形铁电场效应晶体管存储单元串，其特征在于，还包括：
填充层(11)，设置在所述沟道层(10)内，用于填满所述柱状结构的中心。


3.根据权利要求1或2所述的U形铁电场效应晶体管存储单元串，其特征在于，
所述沟道层(10)的厚度不大于所述沟道层(10)的耗尽层的厚度。


4.根据权利要求1或2所述的U形铁电场效应晶体管存储单元串，其特征在于，
相邻的所述栅电极(4)之间设置有隔离层(3)。


5.根据权利要求1或2所述的U形铁电场效应晶体管存储单元串，其特征在于，
所述第一介质层(7)为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)中的一种或多种；
所述第二介质层(9)为氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)、氧化锗(GeO2)等中的一种或多种。


6.根据权利要求1或2所述的U形铁电场效应晶体管存储单元串，其特征在于，
所述铁电薄膜层(8)为氧化铪(HfO2)、掺杂的HfO2、...

【专利技术属性】
技术研发人员：曾斌建，周益春，廖敏，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南;43