【技术实现步骤摘要】
本专利技术涉及半导体存储器与集成电路，尤其涉及一种独立双栅铁电场效应晶体管存储器和抗单粒子效应反相器。
技术介绍
1、随着大规模集成电路集成度的不断提高和特征尺寸的不断微缩，氧化铪基铁电场效应晶体管存储器(hfo2-fefet)因其具有低功耗、高读写速度、非破坏性读取能力、良好的微缩特性和与cmos工艺相兼容等优点，被认为是最有前途的非易失性存储技术之一。
2、fefet通常显示出由铁电极化方向决定的低阈值电压态(lvt)和高阈值电压态(hvt)，从而实现信息的存储。在许多应用中，晶体管被设计成在特定的阈值电压下工作。但在一段时间内，由于编程/擦除持久循环或辐照暴露，阈值电压将转移到与最初所设计的工作值不同的值。尽管目前已经提出了优化操作方案和插入种子层等有效策略来解决该问题，但其性能仍不能满足高可靠性应用的要求。
技术实现思路
1、(一)专利技术目的
2、有鉴于此，本申请的目的在于提供一种独立双栅铁电场效应晶体管存储器和抗单粒子效应反相器，解决晶体管阈值电压漂移问题，提高氧化铪基fefet的器件性能。其具体方案如下：
3、(二)技术方案
4、本专利技术的第一方面提供了一种独立双栅铁电场效应晶体管存储器，其包括由下至上依次设置的：衬底、埋氧层、底栅、沟道层、缓冲层、铁电层、顶栅；所述顶栅位于所述底栅正上方，所述沟道层的两端分别设有源极区和漏极区，所述缓冲层、所述铁电层和所述顶栅的侧壁上设有侧墙。
5、在以上基础上，各层的形
6、进一步地，所述底栅位于所述埋氧层的部分上表面，且所述沟道层位于所述底栅上。
7、进一步地，所述源极区和所述漏极区位于所述沟道层两端，且向下延伸至所述埋氧层上表面处，向上形成有抬高层。
8、进一步地，所述缓冲层位于所述沟道层上，所述铁电层位于所述缓冲层上，所述顶栅位于所述铁电层上；所述侧墙位于所述缓冲层、所述铁电层和所述顶栅的侧壁上。
9、进一步地，所述底栅为掺杂半导体，所述顶栅为金属栅。所述沟道层的材料包括但不限于：硅、锗、硅锗、碳化硅以及其他半导体。
10、进一步地，所述底栅与所述沟道层掺杂类型相反形成pn结，且所述底栅掺杂半导体的掺杂浓度远高于所述沟道层掺杂半导体的掺杂浓度；所述底栅与所述源极区、所述漏极区掺杂类型相反分别形成pn结，且所述底栅掺杂半导体的掺杂浓度与所述源极区掺杂半导体的掺杂浓度、所述漏极区掺杂半导体的掺杂浓度相近，以减少电流泄露。
11、进一步地，所述缓冲层和所述侧墙的材料为二氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、氧化铝(al2o3)、二氧化铪(hfo2)、二氧化锆(zro2)、二氧化钛(tio2)、氧化镧(la2o3)、氮氧硅铪(hfsion)及二氧化锗(geo2)中的一种或多种。
12、进一步地，所述铁电层为二氧化铪(hfo2)、掺杂的二氧化铪(hfo2)、二氧化锆(zro2)或掺杂的二氧化锆(zro2)，其中，掺杂的二氧化铪(hfo2)中掺杂元素包括硅、铝、锆、镧、铈、锶、镥、钆、钪、钕、锗和氮中的一种或多种。进一步地，所述顶栅金属包括氮化钛(tin)、钽(ta)、氮化钽(tan)、钯(pd)、钨(w)、硅化钨(wsi2)、镍(ni)、及金(au)其中之一。
13、本专利技术的第二方面提供了一种抗单粒子效应反相器，其包括：p型独立双栅铁电场效应晶体管存储器和n型独立双栅铁电场效应晶体管存储器；
14、s1.所述p型独立双栅铁电场效应晶体管存储器的顶栅极和所述n型独立双栅铁电场效应晶体管存储器的顶栅极相连，连接处作为抗单粒子效应反相器信号输入端；
15、s2.所述p型独立双栅铁电场效应晶体管存储器的漏极和所述n型独立双栅铁电场效应晶体管存储器的漏极相连，连接处作为抗单粒子效应反相器信号输出端；
16、s3.所述p型独立双栅铁电场效应晶体管存储器的源极连接电源vdd，所述p型独立双栅铁电场效应晶体管存储器的底栅极连接偏置电压vpbg；
17、s4.所述n型独立双栅铁电场效应晶体管存储器的源极接地gnd,所述n型独立双栅铁电场效应晶体管存储器的底栅极连接偏置电压vnbg；
18、该反相器可作为存储器使用，且所述两个偏置电压都可独立用于电路调谐。
19、(三)有益效果
20、本专利技术的上述技术方案具有如下有益的技术效果：
21、本专利技术提供了一种独立双栅铁电场效应晶体管存储器和抗单粒子效应反相器，该铁电场效应晶体管存储器具有mos金属顶栅和植入的jfet底栅和。一方面，通过改变底栅的电压，可以实现对晶体管动态阈值电压的控制，解决由编程/擦除循环或空间辐照引起的阈值电压漂移问题。另一方面，底栅没有栅介质层，在沟道区域内提供了垂直方向的内建电场和额外的复合中心，使得该铁电场效应晶体管存储器表现出较为优异的抗单粒子效应的性能。
本文档来自技高网...【技术保护点】
1.一种独立双栅铁电场效应晶体管存储器，其特征在于，包括由下至上依次设置的：衬底、埋氧层、底栅、沟道层、缓冲层、铁电层、顶栅；所述顶栅位于所述底栅正上方，所述沟道层的两端分别设有源极区和漏极区；所述缓冲层、所述铁电层和所述顶栅的侧壁上设有侧墙，对所述顶栅施加电压来实现存储器的“编程/擦除”和“读”操作，对所述底栅施加偏置电压来实现存储器的动态阈值电压控制。
2.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述底栅位于所述埋氧层的部分上表面，且所述沟道层位于所述底栅上，所述缓冲层位于所述沟道层上，所述铁电层位于所述缓冲层上，所述顶栅位于所述铁电层上。
3.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述源极区和所述漏极区位于所述沟道层两端，且向下延伸至所述埋氧层上表面，向上形成有抬高层。
4.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述顶栅为金属栅，所述底栅为掺杂半导体，所述沟道层的材料包括但不限于：硅、锗、硅锗、碳化硅以及其他半导体。
5.如权利要求1所述的独立双栅铁电场效应
6.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述缓冲层和所述侧墙的材料为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化铪(HfO2)、二氧化锆(ZrO2)、二氧化钛(TiO2)、氧化镧(La2O3)、氮氧硅铪(HfSiON)及二氧化锗(GeO2)中的一种或多种。
7.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述铁电层为二氧化铪(HfO2)、掺杂的二氧化铪(HfO2)、二氧化锆(ZrO2)或掺杂的二氧化锆(ZrO2)，其中，掺杂的二氧化铪(HfO2)中掺杂元素包括硅、铝、锆、镧、铈、锶、镥、钆、钪、钕、锗和氮中的一种或多种。
8.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述顶栅金属包括氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钯(Pd)、钨(W)、硅化钨(WSi2)、镍(Ni)、及金(Au)其中之一。
9.一种抗单粒子效应反相器，其特征在于，包括：权利要求1-8任一项所述P型独立双栅铁电场效应晶体管存储器和N型独立双栅铁电场效应晶体管存储器；
10.如权利要求9所述的抗单粒子效应反相器，其特征在于，所述反相器可作为存储器使用，且所述两个偏置电压都可独立用于电路调谐。
...【技术特征摘要】
1.一种独立双栅铁电场效应晶体管存储器，其特征在于，包括由下至上依次设置的：衬底、埋氧层、底栅、沟道层、缓冲层、铁电层、顶栅；所述顶栅位于所述底栅正上方，所述沟道层的两端分别设有源极区和漏极区；所述缓冲层、所述铁电层和所述顶栅的侧壁上设有侧墙，对所述顶栅施加电压来实现存储器的“编程/擦除”和“读”操作，对所述底栅施加偏置电压来实现存储器的动态阈值电压控制。
2.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述底栅位于所述埋氧层的部分上表面，且所述沟道层位于所述底栅上，所述缓冲层位于所述沟道层上，所述铁电层位于所述缓冲层上，所述顶栅位于所述铁电层上。
3.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述源极区和所述漏极区位于所述沟道层两端，且向下延伸至所述埋氧层上表面，向上形成有抬高层。
4.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述顶栅为金属栅，所述底栅为掺杂半导体，所述沟道层的材料包括但不限于：硅、锗、硅锗、碳化硅以及其他半导体。
5.如权利要求1所述的独立双栅铁电场效应晶体管存储器，其特征在于，所述底栅与所述沟道层掺杂类型相反形成pn结，且所述底栅掺杂半导体的掺杂浓度远高于所述沟道层掺杂半导体的掺杂浓度；所述底栅与所述源极区、所述漏极区掺杂类型相反分别形成pn结，且所述底栅掺杂半导体的掺杂浓度与所述源极区...
【专利技术属性】
技术研发人员：彭强祥，王振国，曾斌建，廖敏，杨琼，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。