制造F-RAM的方法技术

本申请涉及制造F‑RAM的方法。本申请描述了互补金属‑氧化物‑半导体晶体管和嵌入的铁电电容器的非易失性存储器单元以及形成相同器件的方法。在一个实施例中，所述方法包括在基底的表面上形成栅级，其包括MOS晶体管的栅堆叠、覆盖在所述MOS晶体管上的第一介电层和通过所述第一介电层从其顶表面延伸到所述MOS晶体管的扩散区的第一触点。局部互连(LI)层被沉积在所述第一介电层的所述顶表面和所述第一触点上方，包括底部电极、顶部电极和二者之间的铁电层的铁堆叠被沉积在所述LI层上方，介电层且所述铁堆叠和所述LI层被图案化以形成铁电电容器和LI，所述底部电极通过LI被电耦合到所述MOS晶体管的所述扩散区。

【技术实现步骤摘要】
制造F-RAM的方法本申请是申请日为2014年6月4日，申请号为201480034108.0，专利技术名称为“制造F-RAM的方法”的申请的分案申请。相关申请的交叉引用本申请要求在35U.S.C.119(e)下的于2013年6月27日递交的美国临时专利申请序列号61/839997、于2013年6月27日递交的美国临时专利申请序列号61/840128和于2013年6月28日递交的美国临时专利申请序列号61/841104的优先权的权益，这两者都通过引用并入本文。
本公开一般地涉及半导体器件，更具体地说，涉及包括嵌入的或一体地形成的铁电电容器和互补金属-氧化物-半导体(CMOS)晶体管的铁电随机存取存储器(F-RAM)以及用于制造相同器件的方法。背景铁电随机存取存储器(F-RAM)通常包括存储元件或单元的栅格或阵列，每一个包括至少一个铁电电容器和一个或多个相关联的晶体管以选择该单元并控制到其的读或写。当外部电场被施加穿过在该单元中的铁电电容器铁电材料时，该材料中的偶极子对准场方向。在电场被移除之后，偶极子保持它们的极化状态。数据作为在每个数据存储单元中的两种可能的电极化之一而存储在单元中。例如，在一个晶体管-一个电容(1T1C)的单元中，“1”可以使用负剩余极化进行编码，且“0”使用正剩余极化进行编码。F-RAM单元中的铁电电容器通常包括铁电材料，如上部电极和下部电极之间的锆钛酸铅(PZT)。单元中的晶体管通常是使用基准或基线互补金属-氧化物-半导体(CMOS)工艺流程制造的金属-氧化物-半导体(MOS)晶体管，包含导体、半导体、电介质和材料的形成和构图。这些材料的组合物，以及加工试剂的组合物和浓度和在这样的CMOS工艺流程中使用的温度对于每个操作受到严格控制，以确保所得到的MOS晶体管将运转正常。通常用于制造铁电电容器的材料和工艺与那些基线CMOS工艺流程显著区分开，并且可能不利地影响MOS晶体管。因此，在传统的制造F-RAM的方法中，铁电电容器在覆盖在MOS晶体管上的单独的层中或在其中MOS晶体管被制造并通过一个或多个层被从其分离的层中被制造。本领域的技术人员将理解的是，制造F-RAM的传统的方法需要几个额外的掩模和工艺步骤，所有这些都增加制造时间、成本和降低工作存储器的成品率的缺陷密度。概述包括根据本公开内容的方法形成的互补金属-氧化物-半导体(CMOS)晶体管和嵌入的铁电电容器的非易失性存储器单元最小化对于CMOS工艺流程的改变、减少了制造铁电随机存取存储器(F-RAM)的成本、降低了缺陷密度且使能更严格的设计规则。在一个实施例中，所述方法包括在第一介电层上方形成铁电电容器，该铁电电容器包括通过第一触点电耦合至MOS晶体管的扩散区的底部电极、顶部电极和两者之间的铁电层。第二介电层被形成为覆盖在铁电电容器上，第二触点通过第二介电层从其顶部表面延伸至铁电电容器的顶部电极。局部互连(LI)层沉积在第二介电层的顶部表面上方并且电耦合至第二触点。在另一实施例中，所述方法包括在基底的表面上形成包括MOS晶体管的栅堆叠、覆盖所述MOS晶体管的第一介电层和通过所述第一介电层从其顶部表面延伸至所述MOS晶体管的扩散区的第一触点的栅级(gatelevel)。局部互连(LI)层被沉积在所述第一介电层的所述顶部表面和所述第一触点上方，包括底部电极、顶部电极和二者之间的铁电层的铁堆叠被沉积在所述LI层上方，并且所述铁堆叠和所述LI层被图案化以形成铁电电容器和LI，所述底部电极通过LI被电耦合至所述MOS晶体管的所述扩散区。在又一实施例中，LI和LI触点使用双镶嵌工艺形成，降低了铁堆叠和得到的铁电电容器的总高度。本申请提供了如下内容：1)一种方法，包括：在基底的表面上形成栅级，所述栅级包括金属-氧化物-半导体(MOS)晶体管的栅堆叠、上覆于所述MOS晶体管的第一介电层和通过所述第一介电层从其顶表面延伸到在所述基底中的所述MOS晶体管的扩散区的第一触点；在所述第一介电层的所述顶表面和所述第一触点上沉积局部互连(LI)层；在所述LI层上方沉积铁堆叠，所述铁堆叠包括底部电极、顶部电极和这两者之间的铁电层，所述底部电极电耦合到所述LI层；以及图案化所述铁堆叠和所述LI层以形成铁电电容器和LI，通过所述LI所述底部电极被电耦合到所述MOS晶体管的所述扩散区。2)如1)所述的方法，其中，所述铁堆叠的所述底部电极包括所述LI层的一部分。3)如2)所述的方法，其中，沉积所述LI层包括沉积被选择以形成氧气(O2)屏障的材料。4)如2)所述的方法，还包括用封装层封装所述铁电电容器和所述LI。5)如4)所述的方法，其中，所述封装层包括多个层，所述多个层包括氢气(H2)屏障，所述氢气(H2)屏障包含沉积在所述铁电电容器和所述LI之上的氧化铝(Al2O3)。6)如5)所述的方法，其中，所述封装层还包括在H2屏障上方的含有氮化硅的氮化物层。7)一种方法，包括：在基底的表面上形成栅级，所述栅级包括金属-氧化物-半导体(MOS)晶体管的栅堆叠和上覆于所述MOS晶体管的第一介电层；在所述第一介电层中使用双镶嵌工艺形成并填充用于局部互连(LI)的沟槽和用于LI触点的开口，所述LI触点通过所述第一介电层延伸到所述基底中的所述MOS晶体管的扩散区；以及形成包括在顶部电极和底部电极之间的铁电层的铁电电容器，其中，所述底部电极上覆于所述LI，并且通过所述LI和所述LI触点被电耦合到所述MOS晶体管的所述扩散区。8)如7)所述的方法，还包括用封装层封装所述铁电电容器和所述LI。9)如8)所述的方法，其中，所述封装层包括多个层，所述多个层包括氢气(H2)屏障，所述氢气(H2)屏障包含沉积在所述铁电电容器和所述LI上方的氧化铝(Al2O3)。10)如9)所述的方法，其中，所述封装层还包括在所述H2屏障上方的含有氮化硅的氮化物层。11)如7)所述的方法，还包括在形成所述铁电电容器之前在所述LI上方形成氧气(O2)屏障。12)如7)所述的方法，其中，形成并填充用于所述LI的沟槽以及包括在所述LI的顶部上沉积被选择以形成氧气(O2)屏障的材料层。13)如7)所述的方法，其中，形成并填充用于所述LI的沟槽以及用于所述LI触点的开口包括用钨(W)填充所述LI的所述沟槽和所述LI触点的所述开口。14)一种方法，包括：在基底的表面上形成栅级，所述栅级包括金属-氧化物-半导体(MOS)晶体管的栅堆叠，上覆于所述MOS晶体管的第一介电层和通过所述第一介电层从其顶表面延伸到在所述基底中的所述MOS晶体管的扩散区的第一触点；在所述第一介电层上方形成铁电电容器，所述铁电电容器包括底部电极、顶部电极和这两者之间的铁电层，所述底部电极通过所述第一触点被电耦合到所述MOS晶体管的所述扩散区；形成上覆于所述铁电电容器的第二介电层和穿过所述第二介电层从其顶表面延伸到所述铁电电容器的所述本文档来自技高网...

【技术保护点】
1.一种方法，包括：/n在基底的表面上形成栅级，所述栅级包括金属-氧化物-半导体(MOS)晶体管的栅堆叠、上覆于所述MOS晶体管的第一介电层和通过所述第一介电层从其顶表面延伸到在所述基底中的所述MOS晶体管的扩散区的第一触点；/n在所述第一介电层的所述顶表面和所述第一触点上沉积局部互连(LI)层；/n在所述LI层上方沉积铁堆叠，所述铁堆叠包括底部电极、顶部电极和这两者之间的铁电层，所述底部电极电耦合到所述LI层；以及/n图案化所述铁堆叠和所述LI层以形成铁电电容器和LI，通过所述LI所述底部电极被电耦合到所述MOS晶体管的所述扩散区。/n

【技术特征摘要】
20130627 US 61/839,997;20130627 US 61/840,128;20131.一种方法，包括：
在基底的表面上形成栅级，所述栅级包括金属-氧化物-半导体(MOS)晶体管的栅堆叠、上覆于所述MOS晶体管的第一介电层和通过所述第一介电层从其顶表面延伸到在所述基底中的所述MOS晶体管的扩散区的第一触点；
在所述第一介电层的所述顶表面和所述第一触点上沉积局部互连(LI)层；
在所述LI层上方沉积铁堆叠，所述铁堆叠包括底部电极、顶部电极和这两者之间的铁电层，所述底部电极电耦合到所述LI层；以及
图案化所述铁堆叠和所述LI层以形成铁电电容器和LI，通过所述LI所述底部电极被电耦合到所述MOS晶体管的所述扩散区。


2.如权利要求1所述的方法，其中，所述铁堆叠的所述底部电极包括所述LI层的一部分。


3.如权利要求2所述的方法，其中，沉积所述LI层包括沉积被选择以形成氧气(O2)屏障的材料。


4.如权利要求2所述的方法，还包括用封装层封装所述铁电电容器和所述LI。


5.如权利要求4所述的方法，其中，所述封装层包括多个...

【专利技术属性】
技术研发人员：孙山，克里希纳斯瓦米·库马尔，汤姆·E·达文波特，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US