【技术实现步骤摘要】
芯片封装预处理方法及芯片分析方法
本专利技术涉及集成电路
,具体地涉及一种用于多芯片封装的预处理方法、一种反应粘连介质溶液、一种腐蚀金溶液和一种芯片分析方法。
技术介绍
随着芯片集成度越来越高,芯片封装内部通常有两颗或者两颗以上的芯片,为了节省芯片面积,通常采用堆叠封装的形式。在芯片失效分析及芯片改版测试环节中,多数需要使用FIB(聚焦离子束,FocusedIonBeam)分析芯片失效机理及芯片电路修补。多芯片封装中主Die(主裸晶)是核心芯片,从Die(从裸晶)多数都是存储、开关等辅助芯片。FIB预处理是保持芯片管脚连接性,实现待测芯片全部裸露的手段。在多芯片封装中由于从Die粘接在主Die上,遮挡了大部分主Die的面积,进而导致无法直接在封装内进行FIB操作。在现有技术中,有的方案采用激光开封机对芯片封装的塑封部分进行预开封,开封后继续用酸液腐蚀直至腐蚀至芯片表面。但从Die与主Die通过聚酰亚胺粘接,粘接强度非常大,无法完好剥离。同时,从Die上的金线移除过程中极易造成粘接,影响后续测试。有的方案是加热移除,主要是开封将主Die和从Die裸露,将芯片封装加热至200℃(摄氏度)以上,使用铁镊子将从Die直接拔除。该方法存在三个弊端:1)由于聚酰亚胺本身就具备耐高温的特点,加热只能适度缓解粘性,加热至200℃以上时的粘性仍很强;2)在粘性很强的情况下硬拔从Die容易造成主Die剥层;3)从Die较薄的情况下,铁镊子易划伤主Die芯片表面。有的方案是强酸移除,主要问题是操作人员 ...
【技术保护点】
1.一种用于多芯片封装的预处理方法,其特征在于,该预处理方法包括:/n探测不同裸晶在多芯片封装的表面投影区域;/n保护处于待移除裸晶的表面投影区域之外的多芯片封装;/n腐蚀所述多芯片封装;/n剥离所述待移除裸晶,获得裸露的目标裸晶。/n
【技术特征摘要】
1.一种用于多芯片封装的预处理方法,其特征在于,该预处理方法包括:
探测不同裸晶在多芯片封装的表面投影区域;
保护处于待移除裸晶的表面投影区域之外的多芯片封装;
腐蚀所述多芯片封装;
剥离所述待移除裸晶,获得裸露的目标裸晶。
2.根据权利要求1所述的用于多芯片封装的预处理方法,其特征在于,所述探测不同裸晶在多芯片封装的表面投影区域,包括:
通过放射性射线辐照多芯片封装,获得芯片辐照图;
通过所述芯片辐照图上金线或金属线的分布位置,识别不同裸晶在所述多芯片封装的表面投影区域。
3.根据权利要求1所述的用于多芯片封装的预处理方法,其特征在于,所述保护处于待移除裸晶的表面投影区域之外的多芯片封装,包括:
在所述多芯片封装上粘接保护层,其中,所述保护层被开有与待移除裸晶的表面投影区域尺寸对应的窗口且在粘接后所述窗口的位置区域与所述待移除裸晶的表面投影区域对应。
4.根据权利要求1所述的用于多芯片封装的预处理方法,其特征在于,所述保护处于待移除裸晶的表面投影区域之外的多芯片封装,包括:
在所述多芯片封装上粘接保护层;
确定所述保护层上与待移除裸晶的表面投影区域对应的位置区域;
在所述位置区域内开取与待移除裸晶的表面投影区域尺寸对应的窗口。
5.根据权利要求3或4所述的用于多芯片封装的预处理方法,其特征在于,其中,所述保护层为与浓酸发生钝化或与酸液不反应的金属或合金。
6.根据权利要求5所述的用于多芯片封装的预处理方法,其特征在于,其中,所述保护层为铝箔。
7.根据权利要求3或4所述的用于多芯片封装的预处理方法,其特征在于,其中,所述窗口的位置区域尺寸为所述待移除裸晶的表面投影区域尺寸的105%左右。
8.根据权利要求1-4中任意一项所述的用于多芯片封装的预处理方法,其特征在于,所述腐蚀所述多芯片封装,包括:
在处于所述待移除裸晶的表面投影区域内的多芯片封装表面使用酸液,腐蚀所述多芯片封装的模塑直至有目标裸晶的表面露出。
9.根据权利要求1所述的用于多芯片封装的预处理方法,其特征在于,在所述腐蚀所述多芯片封装之后,且在所述剥离所述待移除裸晶之前,还包括:
使用反应粘连介质溶液去除目标裸晶与所述待移...
【专利技术属性】
技术研发人员:单书珊,钟明琛,陈燕宁,
申请(专利权)人:北京芯可鉴科技有限公司,北京智芯微电子科技有限公司,国网信息通信产业集团有限公司,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。