【技术实现步骤摘要】
本专利技术涉及集成电路领域，具体地涉及一种igbt驱动电路以及一种芯片。
技术介绍
1、igbt(insulate-gate bipolar transistor，绝缘栅双极晶体管)是由双极型晶体管和mos管组合而成的复合全控型电压驱动式器件，综合了电力晶体管gtr(gianttransistor)和场效应晶体管mosfet的优点，具有电流密度大、饱和压降低、开关速度快等优点，广泛应用于工业、汽车等领域。igbt驱动电路对igbt能否高效安全地运行起着至关重要的作用，决定着器件的开关性能以及寿命周期。
2、现有的一种igbt门极推挽驱动电路是在传统三极管推挽输出级的输入端和输出端之间并联一个电阻，以确保驱动电压能够实现轨到轨输出，但同时引入的电阻会增大开关延时，降低igbt的工作效率。现有的另一种可分级关断的igbt驱动电路，通过设计两级关断通路以抑制电压过冲，由于没有设计死区时间，在驱动开关的过程中会发生驱动管直通的现象，会增加大量的电流功耗。
技术实现思路
1、为了解决上述技术缺陷，本专利技术提供一种igbt驱动电路，实现驱动电压的轨到轨输出，可实现不同电压域的匹配，提高响应速度，并且可以有效避免驱动管直通。
2、本专利技术提供一种igbt驱动电路，包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管，所述死区产生模块的输出端与所述电平位移模块的输入端以及所述延时电路模块的输入端相连，所述电平位移模块的输出端与所述第一驱动管的栅极相连，
3、所述死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号；
4、所述电平位移模块用于对所述死区产生模块输出的第一控制信号进行电平位移处理，生成高压域控制信号；
5、所述延时电路模块用于对所述死区产生模块输出的第二控制信号进行延时处理，生成与所述高压域控制信号的延时相匹配的低压域控制信号；
6、所述第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下，生成用于驱动igbt的驱动信号。
7、本专利技术实施例中，所述死区产生模块包括：第一反相器、或非门、与非门、第一反相器链以及第二反相器链；第一反相器的输入端连接输入信号，第一反相器的输出端连接或非门的输入端以及与非门的输入端；或非门的输出端与第一反相器链的输入端连接，第一反相器链的输出端连接与非门的输入端，第一反相器链的输出端输出第一控制信号；与非门的输出端与第二反相器链的输入端连接，第二反相器链的输出端连接或非门的输入端，第二反相器链的输出端输出第二控制信号。
8、本专利技术实施例中，所述电平位移模块包括：运算放大器、pmos管、nmos管、第三反相器链、第一电阻、第二电阻、第三电阻、第四电阻以及第五电阻；第一电阻与第二电阻串联连接，第一电阻与第二电阻的公共端连接运算放大器的同相输入端，运算放大器的输出端与pmos管的栅极相连，pmos管的源极与运算放大器的反相输入端以及第三反相器链的源极相连，pmos管的源极通过第三电阻连接到电源端，pmos管的漏极连接到接地端；nmos管的栅极与第一控制信号相连，nmos管的源级通过第五电阻连接到接地端，nmos管的漏极通过第四电阻连接到电源端，nmos管的漏极与第四电阻的公共端与第三反相器链的输入端相连，第三反相器链的输出端输出高压域控制信号。
9、本专利技术实施例中，所述第三反相器链包括三个依次级联的反相器，每个反相器包括一个pmos管以及一个nmos管，pmos管的栅极与nmos管的栅极相连，pmos管的漏极与nmos管的漏极相连。
10、本专利技术实施例中，所述电平位移模块还包括第一电容，第一电容的第一端与电源端相连，第一电容的第二端与运算放大器的输出端以及pmos管的栅极相连。
11、本专利技术实施例中，所述第二电阻的电阻值为第一电阻的电阻值的两倍。
12、本专利技术实施例中，pmos管的源极与运算放大器的反相输入端以及第三反相器链的源极之间的公共端作为高压域参考地。
13、本专利技术实施例中，所述高压域参考地通过运算放大器与pmos管之间的环路实现负反馈。
14、本专利技术实施例中，所述第一驱动管为pmos管，所述第二驱动管为nmos管，作为第一驱动管的pmos管的漏极与作为第二驱动管的nmos管的漏极相连，并通过电阻与igbt的栅极相连。
15、本专利技术还提供一种芯片，该芯片包括上述的igbt驱动电路。
16、本专利技术通过死区产生模块生成非交叠的第一控制信号和第二控制信号，通过电平位移模块实现低压域的第一控制信号到高压域控制信号的电平位移，通过延时电路模块实现对低压域的第二控制信号的延时，生成与高压域控制信号的延时相匹配的低压域控制信号，使得第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号，不会损失电压余度，可实现不同电压域的匹配，提高响应速度。而且，延时电路模块的信号传输延时与电平位移模块的传输延时一致，可实现良好的延时匹配特性，避免第一驱动管与第二驱动管直通，节省功耗。
17、本专利技术技术方案的其它特征和优点将在下文的具体实施方式部分予以详细说明。
本文档来自技高网...【技术保护点】
1.一种IGBT驱动电路，其特征在于，包括：死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管，所述死区产生模块的输出端与所述电平位移模块的输入端以及所述延时电路模块的输入端相连，所述电平位移模块的输出端与所述第一驱动管的栅极相连，所述延时电路模块的输出端与所述第二驱动管的栅极相连，所述第一驱动管的漏极与所述第二驱动管的漏极相连；
2.根据权利要求1所述的IGBT驱动电路，其特征在于，所述死区产生模块包括：第一反相器、或非门、与非门、第一反相器链以及第二反相器链；
3.根据权利要求1所述的IGBT驱动电路，其特征在于，所述电平位移模块包括：运算放大器、PMOS管、NMOS管、第三反相器链、第一电阻、第二电阻、第三电阻、第四电阻以及第五电阻；
4.根据权利要求3所述的IGBT驱动电路，其特征在于，所述第三反相器链包括三个依次级联的反相器，每个反相器包括一个PMOS管以及一个NMOS管，PMOS管的栅极与NMOS管的栅极相连，PMOS管的漏极与NMOS管的漏极相连。
5.根据权利要求3所述的IGBT驱动电路，其特征在于，
6.根据权利要求3所述的IGBT驱动电路，其特征在于，所述第二电阻的电阻值为第一电阻的电阻值的两倍。
7.根据权利要求3所述的IGBT驱动电路，其特征在于，PMOS管的源极与运算放大器的反相输入端以及第三反相器链的源极之间的公共端作为高压域参考地。
8.根据权利要求7所述的IGBT驱动电路，其特征在于，所述高压域参考地通过运算放大器与PMOS管之间的环路实现负反馈。
9.根据权利要求1所述的IGBT驱动电路，其特征在于，所述第一驱动管为PMOS管，所述第二驱动管为NMOS管，作为第一驱动管的PMOS管的漏极与作为第二驱动管的NMOS管的漏极相连，并通过电阻与IGBT的栅极相连。
10.一种芯片，其特征在于，所述芯片包括权利要求1-9任一项所述的IGBT驱动电路。
...【技术特征摘要】
1.一种igbt驱动电路，其特征在于，包括：死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管，所述死区产生模块的输出端与所述电平位移模块的输入端以及所述延时电路模块的输入端相连，所述电平位移模块的输出端与所述第一驱动管的栅极相连，所述延时电路模块的输出端与所述第二驱动管的栅极相连，所述第一驱动管的漏极与所述第二驱动管的漏极相连；
2.根据权利要求1所述的igbt驱动电路，其特征在于，所述死区产生模块包括：第一反相器、或非门、与非门、第一反相器链以及第二反相器链；
3.根据权利要求1所述的igbt驱动电路，其特征在于，所述电平位移模块包括：运算放大器、pmos管、nmos管、第三反相器链、第一电阻、第二电阻、第三电阻、第四电阻以及第五电阻；
4.根据权利要求3所述的igbt驱动电路，其特征在于，所述第三反相器链包括三个依次级联的反相器，每个反相器包括一个pmos管以及一个nmos管，pmos管的栅极与nmos管的栅极相连，pmos管的漏极与nmos管的漏极相连。...
【专利技术属性】
技术研发人员：刘芳，邵亚利，沈美根，解尧明，梁英宗，池泊明，李东镁，
申请(专利权)人：北京芯可鉴科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。