【技术实现步骤摘要】
本公开涉及芯片测试，具体涉及一种可调节芯片测试板和芯片测试方法。
技术介绍
1、伴随着集成电路产业的快速发展，芯片可靠性测试的重要性也日益凸显。thb（温湿度偏压实验）以及hast（高加速温湿度应力测试）用于评估芯片在恶劣环境下的可靠性，其加速芯片的失效进程，使得更快的暴露芯片可能存在的问题并对芯片进行改进。芯片在进行thb及hast测试时，往往要求测试时待测芯片的功耗尽可能小、尽可能多的待测芯片管脚参与偏压、芯片金属化之间尽可能多的分布电位差、给待测芯片施加工作范围内的最大工作电压。
2、在hast和thb测试过程中，需要将芯片装载在芯片测试板上进行测试，由于芯片在测试过程中可能出现功耗过大等异常情形，为了满足上述测试要求，在测试过程中需要对芯片管脚的拉偏情况进行调整。现有芯片测试板在设计制作时，芯片管脚拉偏大都采用固定拉偏的方式，具体表现在将提前考虑好的芯片管脚拉偏状态（上拉或者下拉）通过焊接固化在芯片测试板上，无法根据测试时芯片的表现对芯片测试板的拉偏状态进行调整，并且仅能用于同一款芯片的测试。
技术实现思路
1、为了解决相关技术中的问题，本公开实施例提供一种可调节芯片测试板和芯片测试方法。
2、第一方面，本公开实施例中提供了一种可调节芯片测试板，包括：
3、母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；
4、跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电
5、根据本公开的实施例，所述跳线电路包括上拉跳线电路和下拉跳线电路；
6、所述引线通过上拉跳线电路连接到高电平，并且通过所述下拉跳线电路连接到低电平。
7、根据本公开的实施例，所述上拉跳线电路中的拉偏电阻为上拉电阻，所述上拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述上拉电阻连接到所述高电平或与所述高电平断开；
8、所述下拉跳线电路中的拉偏电阻为下拉电阻，所述下拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述下拉电阻连接到所述低电平或与所述低电平断开。
9、根据本公开的实施例，用于连接多个待测芯片的相同管脚的多条引线并联后连接到同一跳线电路。
10、根据本公开的实施例，所述拉偏电阻为可调节电阻。
11、根据本公开的实施例，所述拉偏电阻为可更换电阻；
12、所述跳线电路包括电阻插槽，用于插接不同电阻值的拉偏电阻。
13、根据本公开的实施例，所述拉偏电阻开关为跳线帽。
14、根据本公开的实施例，所述母板的测试位包括一个或多个母板芯片接口；
15、所述测试位连接到多条引线，包括所述母板芯片接口连接到所述多条引线。
16、根据本公开的实施例，所述可调节芯片测试板，还包括：
17、至少一个子板，用于安装到所述母板的测试位，其中：
18、所述子板包括芯片安装位和与所述母板芯片接口匹配的至少一个子板芯片接口；
19、当所述子板安装到所述母板的测试位时，所述母板芯片接口与所述子板芯片接口相连接，当所述待测芯片置于所述芯片安装位时，所述待测芯片的管脚经由所述子板芯片接口和所述母板芯片接口连接到所述母板上的相应引线。
20、第二方面，本公开实施例中提供了一种使用可调节芯片测试板对芯片进行测试的方法，其中，所述可调节芯片测试板，包括：母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电阻和拉偏电阻开关；所述引线通过所述跳线电路连接到预设电平，所述方法包括：
21、将待测芯片的管脚连接到相应引线；
22、通过控制拉偏电阻开关，将所述待测芯片的管脚连接到相应预设电平，对所述待测芯片的管脚进行偏置；
23、将偏置状态下的所述待测芯片置于测试环境中。
24、根据本公开的实施例，其中，所述跳线电路包括上拉跳线电路和下拉跳线电路；所述引线通过上拉跳线电路连接到高电平，并且通过所述下拉跳线电路连接到低电平。
25、根据本公开的实施例，其中，所述上拉跳线电路中的拉偏电阻为上拉电阻，所述上拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述上拉电阻连接到所述高电平或与所述高电平断开；所述下拉跳线电路中的拉偏电阻为下拉电阻，所述下拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述下拉电阻连接到所述低电平或与所述低电平断开，所述通过控制拉偏电阻开关，将所述待测芯片的管脚连接到相应预设电平，对所述待测芯片的管脚进行偏置，包括：
26、通过控制所述拉偏电阻开关，将所述待测芯片的管脚连接到相应的高电平或低电平。
27、根据本公开的实施例，所述拉偏电阻为可调节电阻，所述方法还包括：
28、根据所述待测芯片的测试需求，设置所述可调节电阻的阻值。
29、根据本公开的实施例，所述拉偏电阻为可更换电阻；所述跳线电路包括电阻插槽，用于插接不同电阻值的拉偏电阻，所述方法还包括：
30、根据所述待测芯片的测试需求，在所述电阻插槽中插入相应阻值的电阻。
31、根据本公开的实施例，所述母板的测试位包括一个或多个母板芯片接口，所述测试位连接到多条引线，包括所述母板芯片接口连接到所述多条引线，所述可调节芯片测试板还包括至少一个子板，用于安装到所述母板的测试位，其中，所述子板包括芯片安装位和与所述母板芯片接口匹配的至少一个子板芯片接口，所述将待测芯片的管脚连接到相应引线，包括：
32、将所述待测芯片放置于所述芯片安装位；
33、将所述子板芯片接口连接到相应的母板芯片接口，从而使所述待测芯片的管脚经由所述子板芯片接口和所述母板芯片接口连接到所述母板上的相应引线。
34、根据本公开实施例提供的技术方案，公开了一种可调节芯片测试板，包括：母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电阻和拉偏电阻开关；所述引线通过所述跳线电路连接到预设电平。本公开的技术方案可以应用在thb测试、hast测试或其他芯片测试的场景，通过在芯片测试板上设置跳线区，可以根据芯片测试需求，对待测芯片各个管脚进行灵活的拉偏，然后将安装有待测芯片的芯片测试板放入thb或hast测试环境中，对待测芯片加电进行老化测试。根据本公开实施例的技术方案可根据测试需要，通过调整跳线区对待测芯片各个管脚的拉偏情况进行灵活调整，无需更换新的芯片测试板。进一步地，本公开实施例可以采用子母板设计，通过更换子板可以适配相同管脚数量的不同芯片的测试需求，降低芯片测试成本，提高芯片测试效率。
35、应当理解的是，本文档来自技高网...
【技术保护点】
1.一种可调节芯片测试板，其特征在于，包括：
2.根据权利要求1所述的可调节芯片测试板，其特征在于：
3.根据权利要求2所述的可调节芯片测试板，其特征在于：
4.根据权利要求1所述的可调节芯片测试板，其特征在于：
5.根据权利要求1所述的可调节芯片测试板，其特征在于：
6.根据权利要求1所述的可调节芯片测试板，其特征在于：
7.根据权利要求1所述的可调节芯片测试板，其特征在于：
8.根据权利要求1所述的可调节芯片测试板，其特征在于：
9.根据权利要求8所述的可调节芯片测试板，其特征在于，所述可调节芯片测试板，还包括：
10.一种使用可调节芯片测试板对芯片进行测试的方法，其中，所述可调节芯片测试板，包括：母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电阻和拉偏电阻开关；所述引线通过所述跳线电路连接到预设电平，所述方法包括：
11.根据权利要求10所
12.根据权利要求10所述的方法，其中，用于连接多个待测芯片的相同管脚的多条引线并联后连接到同一跳线电路。
13.根据权利要求11所述的方法，其中，所述上拉跳线电路中的拉偏电阻为上拉电阻，所述上拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述上拉电阻连接到所述高电平或与所述高电平断开；所述下拉跳线电路中的拉偏电阻为下拉电阻，所述下拉跳线电路中的拉偏电阻开关用于控制所述引线通过所述下拉电阻连接到所述低电平或与所述低电平断开，所述通过控制拉偏电阻开关，将所述待测芯片的管脚连接到相应预设电平，对所述待测芯片的管脚进行偏置，包括：
14.根据权利要求10所述的方法，其特征在于，所述拉偏电阻为可调节电阻，所述方法还包括：
15.根据权利要求10所述的方法，其特征在于，所述拉偏电阻为可更换电阻；所述跳线电路包括电阻插槽，用于插接不同电阻值的拉偏电阻，所述方法还包括：
16.根据权利要求10所述的方法，其特征在于，所述母板的测试位包括一个或多个母板芯片接口，所述测试位连接到多条引线，包括所述母板芯片接口连接到所述多条引线，所述可调节芯片测试板还包括至少一个子板，用于安装到所述母板的测试位，其中，所述子板包括芯片安装位和与所述母板芯片接口匹配的至少一个子板芯片接口，所述将所述待测芯片的管脚连接到相应引线，包括：
...【技术特征摘要】
1.一种可调节芯片测试板，其特征在于，包括：
2.根据权利要求1所述的可调节芯片测试板，其特征在于：
3.根据权利要求2所述的可调节芯片测试板，其特征在于：
4.根据权利要求1所述的可调节芯片测试板，其特征在于：
5.根据权利要求1所述的可调节芯片测试板，其特征在于：
6.根据权利要求1所述的可调节芯片测试板，其特征在于：
7.根据权利要求1所述的可调节芯片测试板，其特征在于：
8.根据权利要求1所述的可调节芯片测试板，其特征在于：
9.根据权利要求8所述的可调节芯片测试板，其特征在于，所述可调节芯片测试板，还包括：
10.一种使用可调节芯片测试板对芯片进行测试的方法，其中，所述可调节芯片测试板，包括：母板，包括至少一个测试位，所述测试位连接到多条引线，所述引线用于连接待测芯片的相应管脚；跳线区，设置于所述母板；所述跳线区包括至少一个跳线电路，所述跳线电路包括拉偏电阻和拉偏电阻开关；所述引线通过所述跳线电路连接到预设电平，所述方法包括：
11.根据权利要求10所述的方法，其中，所述跳线电路包括上拉跳线电路和下拉跳线电路；所述引线通过上拉跳线电路连接到高电平，并且通过所述下拉跳线电路连接到低电平。
12.根据...
【专利技术属性】
技术研发人员：张肖，鲁鹏，鹿祥宾，
申请(专利权)人：北京芯可鉴科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。