【技术实现步骤摘要】
三维存储器及其制备方法、电子设备
本申请属于半导体
，具体涉及三维存储器及其制备方法、电子设备。
技术介绍
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，随着三维存储器层数的增多，目前通常会在衬底与叠层结构之间增设半导体材料层从而降低制备外延层时蚀刻NAND串的制备难度。大体的制备方法为：在衬底上先依次层叠沉积牺牲层与叠层结构，随后在阵列层存储、牺牲层与衬底上形成NAND串，再在NAND串的相对两侧形成栅缝隙，随后去除牺牲层，再向栅缝隙内通气以在衬底与叠层结构之间形成半导体材料层。但靠近栅缝隙处的半导体材料层会优先生长，将气体的流通通道堵住，导致远离栅缝隙处无法形成半导体材料层从而形成孔洞，严重影响半导体材料层的形成，影响三维存储器的制备与性能。
技术实现思路
鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：提供衬底，在所述衬底的一侧依次形成牺牲层与叠层结构；...
【技术保护点】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：/n提供衬底，在所述衬底的一侧依次形成牺牲层与叠层结构；/n形成贯穿所述叠层结构与所述牺牲层的多个NAND串；/n形成贯穿所述叠层结构的虚拟栅缝隙与多个栅缝隙，定义所述多个栅缝隙的排列方向为第一方向，所述虚拟栅缝隙设于沿所述第一方向排列的相邻的两个所述栅缝隙之间；/n去除所述牺牲层以形成空隙；/n在所述空隙内形成半导体材料层；以及/n在所述栅缝隙内形成阵列公共源极，在所述虚拟栅缝隙内形成隔离件。/n
【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供衬底，在所述衬底的一侧依次形成牺牲层与叠层结构；
形成贯穿所述叠层结构与所述牺牲层的多个NAND串；
形成贯穿所述叠层结构的虚拟栅缝隙与多个栅缝隙，定义所述多个栅缝隙的排列方向为第一方向，所述虚拟栅缝隙设于沿所述第一方向排列的相邻的两个所述栅缝隙之间；
去除所述牺牲层以形成空隙；
在所述空隙内形成半导体材料层；以及
在所述栅缝隙内形成阵列公共源极，在所述虚拟栅缝隙内形成隔离件。
2.如权利要求1所述的制备方法，其特征在于，若相邻的两个所述栅缝隙之间的所述虚拟栅缝隙的数量为一个，所述虚拟栅缝隙沿平行于所述栅缝隙的延伸方向延伸设置；
或者，若相邻的两个所述栅缝隙之间的所述虚拟栅缝隙的数量为多个，所述多个虚拟栅缝隙在沿所述第一方向排列的相邻的两个所述栅缝隙之间间隔设置。
3.如权利要求2所述的制备方法，其特征在于，若相邻的两个所述栅缝隙之间的所述虚拟栅缝隙的数量为多个时，所述多个虚拟栅缝隙沿平行于所述栅缝隙的延伸方向间隔设置。
4.如权利要求1所述的制备方法，其特征在于，“形成贯穿所述叠层结构的虚拟栅缝隙与多个栅缝隙”包括：
蚀刻所述叠层结构以形成贯穿所述叠层结构的虚拟栅缝隙与多个栅缝隙，并使所述栅缝隙与所述虚拟栅缝隙靠近所述衬底的开口、以及所述叠层结构靠近所述衬底的表面齐平。
5.如权利要求1所述的制备方法，其特征在于，“形成贯穿所述叠层结构的虚拟栅缝隙与多个栅缝隙”包括：
形成贯穿所述叠层结构的多个栅缝隙；其中，在沿所述第一方向排列的相邻的两个所述栅缝隙包括第一栅缝隙与第二栅缝隙；
在所述第一栅缝隙与所述第二栅缝隙之间形成贯穿所述叠层结构的虚拟栅缝隙，并使所述虚拟栅缝隙与第一栅缝隙之间的所述NAND串的数量与所述虚拟栅缝隙与第二栅缝隙之间的所述NAND串的数量相等。
6.如权利要求5所述的制备方法，其特征在于，所述虚拟栅缝隙与第一栅缝隙之间的垂直距离和所述虚拟栅缝隙与第二栅缝隙之间的垂直距离相等。
7.如权利要求1所述的制备方法，其特征在于，在“去除所述牺牲层以形成空隙”之前，还包括：
在所述栅缝隙与所述虚拟栅缝隙的侧壁上形成保护层；
去除靠近所述牺牲层的至少部分所述保护层，以使所述牺牲层露出。
8.如权利要求1所述的制备方法，其特征在于，所述NAND串包括沟道层和设于所述沟道层周缘的存储器层，在“去除所述牺牲层以形成空隙”之后，还包括：
去除位于所述衬底与所述叠层结构之间的所述存储器层，以使所述沟道层露出。
9.如权利要求7所述的制备方法，其特征在于，定义所述衬底靠近所述牺牲层的表面为第一表面，在平行于所述第一表面的方向上，所述栅缝隙的宽度大于所...
【专利技术属性】
技术研发人员：吴林春，张坤，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。