形成三维存储设备的栅极结构的方法技术

本公开提供了一种用于形成3D存储设备的栅极结构的方法。该方法包括：在衬底上形成交替绝缘体堆叠层；形成多个狭缝，每个狭缝垂直穿过交替绝缘体堆叠层并沿水平方向延伸；通过多个狭缝去除交替绝缘体堆叠层中的多个牺牲层，以形成多个沟槽；在每个沟槽中形成导体层；在所述狭缝的侧壁上形成第一隔离层以覆盖所述导体层，防止所述导体层被氧化；在第一隔离层的表面上形成第二隔离层，第二隔离层的材料与第一隔离层的材料不同；以及将导电材料沉积到狭缝中以形成多个导电壁，导电壁与导体层绝缘。

The method of forming the gate structure of 3D storage device

【技术实现步骤摘要】
形成三维存储设备的栅极结构的方法相关申请的交叉引用本申请要求享有于2017年8月23日提交的中国专利申请No.201710729505.5的优先权，其全部内容通过引用方式并入本文。
本公开的实施例涉及三维(3D)存储设备及其制作方法。
技术介绍
通过改进工艺技术、电路设计、编程算法和制造方法，可以将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。3D内存架构可以解决平面存储单元中的密度限制。3D内存架构包括内存数组和用于控制进出内存数组的讯号的周边组件。
技术实现思路
本文公开了用于形成3D存储设备的栅极结构的方法的实施例。以下所公开的一种形成三维(3D)NAND存储设备的方法，包括：在衬底上形成包括多个介电层对的交替绝缘体堆叠层，所述多个介电层对中的每个包括第一介电层和与第一介电层不同的第二介电层；形成多个狭缝，每个狭缝垂直穿过交替绝缘体堆叠层并沿水平方向延伸；通过多个狭缝去除所述交替绝缘体堆本文档来自技高网...

【技术保护点】
1.一种形成三维(3D)NAND存储设备的方法，包括：/n在衬底上形成包括多个介电层对的交替绝缘体堆叠层，所述多个介电层对中的每个介电层对包括第一介电层和与所述第一介电层不同的第二介电层；/n形成多个狭缝，每个狭缝垂直穿过所述交替绝缘体堆叠层并沿水平方向延伸；/n通过所述多个狭缝去除所述交替绝缘体堆叠层中的所述多个第二介电层，以形成多个沟槽；/n在所述多个沟槽中的每个沟槽中形成导体层；/n在所述多个狭缝的侧壁上形成第一隔离层，其中，所述第一隔离层具有多个凹槽；以及/n将导电材料沉积到所述狭缝中以形成多个导电壁，其中，所述多个导电壁与所述沟槽中的所述导体层绝缘。/n

【技术特征摘要】
20170823 CN 20171072950551.一种形成三维(3D)NAND存储设备的方法，包括：
在衬底上形成包括多个介电层对的交替绝缘体堆叠层，所述多个介电层对中的每个介电层对包括第一介电层和与所述第一介电层不同的第二介电层；
形成多个狭缝，每个狭缝垂直穿过所述交替绝缘体堆叠层并沿水平方向延伸；
通过所述多个狭缝去除所述交替绝缘体堆叠层中的所述多个第二介电层，以形成多个沟槽；
在所述多个沟槽中的每个沟槽中形成导体层；
在所述多个狭缝的侧壁上形成第一隔离层，其中，所述第一隔离层具有多个凹槽；以及
将导电材料沉积到所述狭缝中以形成多个导电壁，其中，所述多个导电壁与所述沟槽中的所述导体层绝缘。


2.如权利要求1所述的方法，其中，所述第一隔离层覆盖所述导体层以防止所述导体层被氧化。


3.如权利要求1所述的方法，其中，所述方法还包括：在所述第一隔离层的表面上形成第二隔离层，所述第二隔离层的材料与所述第一隔离层的材料不同。


4.如权利要求1所述的方法，其中，所述多个介电层对中的每个介电层对是由厚度在约10nm至约150nm范围内的氧化硅层和厚度在约10nm至约150nm范围内的氮化硅层形成的。


5.如权利要求1所述的方法，还包括：
形成多个沟道结构，每个沟道结构垂直穿过所述交替绝缘体堆叠层；
其中，所述多个狭缝中的每个狭缝在所述多个沟道结构之间水平延伸。


6.如权利要求1所述的方法，还包括：
在形成所述多个狭缝之后，在所述狭缝下方的所述衬底中形成多个掺杂区域，以使每个导电壁与相应的掺杂区域接触。


7.如权利要求1所述的方法，还包括：
形成包括硅、氮化硅、氧氮化硅或氧化铝的膜，作为所述第一隔离层，所述膜的厚度在约0.1nm至约10nm的范围内。


8.如权利要求3所述的方法，还包括：
形成硅膜作为所述第一隔离层；
形成氧化硅膜作为所述第二隔离层；以及
在形成所述第二隔离层的过程中，将至少一部分所述硅膜氧化成氧化硅。


9.如权利要求5所述的方法，其中，形成所述多个沟道结构包括：
形成垂直延伸穿过所述交替绝缘体堆叠层的沟道孔；
在所述沟道孔的侧壁上形成功能层；以及
形成覆盖所述功能层侧壁的沟道层。


10.如权利要求9所述的方法，其中，形成所述功能层包括：
在所述沟道孔的所述侧壁上形成阻挡层，用于阻挡电荷的流出；
在所述阻挡层的表面上形成存储层，用于在3D存储设备的操作期间存储电荷；以及
在所述存储层的表面上形成隧道层，用于隧穿电荷。


11.如权利要求1所述的方法，还包括：
在所述多个沟槽中形成所述导体层之前，在所述多个沟槽中形成绝缘层。


12.如权利要求11所述的方法，其中，形成所述绝缘层包括：
形成覆盖所述多个第一介电层的顶表面和底表面以及由所述多个沟槽暴露的功能层的外侧壁部分的第一绝缘子层；以及
形成厚度在约1nm至约10nm范围内的第二绝缘子层，以覆盖所述第一绝缘子层。


13.如权利要求12所述的方法，其中：
所述第一绝缘子层是通过沉积包括氧化铝的第一材料来形成的；以及
所述第二绝缘子层是通过沉积包括氮化钛的第二材料来形成的。


14.如权利要求11所述的方法，还包括：
在形成所述绝缘层之前，进行磷酸漂洗工艺以清洁所述多个沟槽，其中，所述磷酸漂洗工艺的漂洗温度在约100℃至约200℃的范围内，并且所述磷酸漂洗工艺的漂洗时间在约10分钟至约100分钟的范围内。


15.如权利要求1所述的方法，其中，形成所述导体层包括：
用导电材料填充所述多个沟槽；以及
去除部分所述导电材料以形成多个分离的栅极，所述多个分离的栅极的每个栅极位于相应的沟槽中。


16.如权利要求1所述的方法，其中，形成所述第一隔离层包括：
进行多原子层化学气相沉积工艺或原子层沉积工艺以形成所述第一隔离层。


17.如权利要求15所述的方法，其中，形成所述第一隔离层包括：
形成所述第一隔离层以覆盖所述多个狭...

【专利技术属性】
技术研发人员：徐强，夏志良，邵明，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42