非易失性存储器装置的制造方法制造方法及图纸

在此提供一种非易失性存储器装置的制造方法。此方法包括以下步骤。形成多个隔离结构于基板中，且形成凹陷区于相邻的隔离结构之间。顺应性地形成导电层及牺牲层于隔离结构及基板上。位于凹陷区中的牺牲层定义出凹部。进行第一化学机械研磨工艺，以部分地移除牺牲层，且暴露出隔离结构上方的导电层。进行第二化学机械研磨工艺，以部分地移除导电层，且暴露出隔离结构的顶表面。进行第三化学机械研磨工艺，以完全移除牺牲层。在第三化学机械研磨工艺之后，导电层的顶表面齐平于隔离结构的顶表面。通过本发明专利技术实施例所提供的方法，可改善非易失性存储器装置的良率及可靠度，且可减少光罩及显影工艺，从而提供较简化的工艺且降低生产所需的时间与成本。

Manufacturing method of nonvolatile memory device

【技术实现步骤摘要】
非易失性存储器装置的制造方法
本专利技术有关于一种非易失性存储器装置的制造方法，且特别是有关于一种包括化学机械研磨工艺的非易失性存储器装置的制造方法。
技术介绍
在非易失性存储器中，快闪存储器因成本较低，而逐渐成为非易失性存储器的主流技术。在制造快闪存储器时，经常采用化学机械研磨(chemicalmechanicalpolishing,CMP)工艺来进行平坦化。例如，形成浮动栅极及/或控制栅极的步骤包括藉由CMP工艺平坦化导电材料。然而，由于这些浮动栅极(或控制栅极)的尺寸(或间距)存在差异，浮动栅极(或控制栅极)容易因CMP工艺产生缺陷。更具体而言，对于具有较大面积(例如，面积大于0.5μm*0.5μm)的导电材料而言，中心区域的研磨速率通常会大于边缘区域的研磨速率。因此，容易产生碟形凹陷(dishing)，而可能降低存储器装置的良率。另一方面，对于具有不同面积的导电材料而言，所产生的碟形凹陷的深度与尺寸也可能不同且难以预测。因此，若产生碟形凹陷，也可能降低记忆体装置的可靠度。在已知技术中，为了避免产生碟形凹陷，通常会藉由掩膜层(masklayer)保护具有较大面积的导电材料。然而，为了要在特定的区域形成掩膜层，至少需要额外使用一道光罩进行光刻工艺。另一方面，为了良好地保护具有不同面积的导电材料，掩膜层也必须配合导电材料的面积而调整成合适的尺寸。如此一来，将大幅提高图案化工艺的复杂度及困难度，并且会提高生产的时间与成本。然而，在已知技术中，当导电材料具有较高的图案复杂度时，掩膜层通常只会覆盖在大面积的导电材料上，其他未受到掩膜层所覆盖的导电材料上仍可能发生碟形凹陷。如此一来，将难以改善存储器装置的良率及可靠度。因此，在本
中，对于具有高可靠度及高产品良率的非易失性存储器装置(non-volatilememorydevice)的制造方法仍有所需求。
技术实现思路
本专利技术提供一种非易失性存储器装置的制造方法，能够降低或避免产生碟形凹陷。本专利技术的实施例揭示一种非易失性存储器装置的制造方法，包括：形成多个隔离结构于基板中，其中隔离结构突出于基板的顶表面，且形成凹陷区于相邻的隔离结构之间；顺应性地形成导电层于隔离结构及基板上；顺应性地形成牺牲层于导电层上，其中位于凹陷区中的牺牲层(sacrificiallayer)定义出凹部；进行第一化学机械研磨工艺，以部分地移除牺牲层，且暴露出位于隔离结构上方的导电层；进行第二化学机械研磨工艺，以部分地移除暴露的导电层，且暴露出隔离结构的顶表面；以及进行第三化学机械研磨工艺，以完全移除牺牲层，其中在第三化学机械研磨工艺之后，导电层的顶表面齐平于隔离结构的顶表面。通过本专利技术实施例所提供的非易失性存储器装置的制造方法，可改善非易失性存储器装置的良率及可靠度，且可减少光罩及显影工艺，从而提供较简化的工艺并且降低生产所需的时间与成本。附图说明图1A至图1E为本专利技术一些实施例的制造非易失性存储器装置的各步骤中对应的剖面示意图。符号说明：100～非易失性存储器装置T1～第一厚度102～基板T2～第二厚度104～氧化层W1～第一宽度105a、105b、105c～凹陷区W2～第二宽度106a、106b～隔离结构W3～第三宽度108～导电层W4～第四宽度110～牺牲层W5～第五宽度115b、115c～凹部具体实施方式为使本专利技术的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。再者，本专利技术的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字系为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”之含义。本专利技术提供一种非易失性存储器装置的制造方法，图1A至图1E为本专利技术一些实施例的制造非易失性存储器装置100的各步骤中对应的剖面示意图。请参照图1A，形成氧化层104于基板102的表面上，并形成多个隔离结构106a、106b于基板102中。其中，隔离结构106a、106b的顶表面突出于基板102的顶表面。详细而言，可藉由对基板102的表面进行热氧化工艺来形成氧化层104。接着，形成掩膜层(未绘示)覆盖于基板102上，并且将掩膜层及基板102图案化，以形成多个沟槽于基板102中。可视需要再次进行热氧化工艺，以于上述多个沟槽的表面形成氧化层104。接着，形成绝缘材料并填入上述多个沟槽中。绝缘材料可包括氧化物、氮化物、氮氧化物或上述材料的组合。接着，进行平坦化工艺(例如，化学机械研磨工艺)，以使掩膜层的顶表面与绝缘材料的顶表面彼此齐平。接着，移除掩膜层，且留下由绝缘材料所形成的隔离结构106a、106b。在一些实施例中，基板102可为半导体基板。在一些实施例中，基板102的材料可包括硅、砷化镓、氮化镓、硅化锗、绝缘层上覆硅(silicononinsulator,SOI)、其他合适的材料或上述材料的组合。在一些实施例中，基板102中包括其他的结构(例如，掺杂区域)。在本实施例中，基板102为硅基板。隔离结构106b的尺寸(长度或宽度)可大于隔离结构106a。隔离结构106a、106b可为单层结构或多层结构。在本实施例中，隔离结构106a、106b为由氧化物所形成的单层结构。在另一些实施例中，为了改善隔离结构106a、106b与基板102之间的黏着力，可视需要而在隔离结构106a、106b与基板102之间形成绝缘衬层。请参照图1A，在移除掩膜层之后，形成多个凹陷区，且每一个凹陷区位于两个相邻的隔离结构之间。这些凹陷区可包括具有不同尺寸的凹陷区105a、凹陷区105b及凹陷区105c。在本实施例中，凹陷区105a位于相邻的隔离结构106a之间，且具有第一宽度W1。凹陷区105b位于相邻的隔离结构106a与隔离结构106b之间，且具有第二宽度W2。凹陷区105c位于相邻的隔离结构106b之间，且具有第三宽度W3。此外，在本实施例中，第三宽度W3大于第二宽度W2，且第二宽度W2大于第一宽度W1。应注意的是，在图1A中绘示具有两种宽度的隔离结构以及具有三种宽度的凹陷区。然而，图1A仅用以举例说明，并非用以限定本专利技术。再者，依据实际的需求，隔离结构及凹陷区也可以包括其他不同的排列方式。请参照图1B，顺应性地形成导电层108于隔离结构106a、106b及基板102上。在完成后续的工艺之后，导电层108可使用作为浮动栅极或其他导电结构(例如，导电线路)。导电层108可包括单晶硅、多晶硅、非晶硅或其他合适的导电材料。在本实施例中，导电层108的材料为多晶硅。可藉由沉积工艺形成导电层108，例如，炉管工艺(furanceprocess)、化学气相沉积工艺、原子层沈积工艺或上述本文档来自技高网...

【技术保护点】
1.一种非易失性存储器装置的制造方法，其特征在于，包括：/n形成多个隔离结构于一基板中，其中所述多个隔离结构突出于该基板的一顶表面，且形成一凹陷区于相邻的所述多个隔离结构之间；/n顺应性地形成一导电层于所述多个隔离结构及该基板上；/n顺应性地形成一牺牲层于该导电层上，其中位于该凹陷区中的该牺牲层定义出一凹部；/n进行一第一化学机械研磨工艺，以部分地移除该牺牲层，且暴露出位于所述多个隔离结构上方的该导电层；/n进行一第二化学机械研磨工艺，以部分地移除暴露的该导电层，且暴露出所述多个隔离结构的顶表面；以及/n进行一第三化学机械研磨工艺，以完全移除该牺牲层，其中在第三化学机械研磨工艺之后，该导电层的一顶表面齐平于所述多个隔离结构的顶表面。/n

【技术特征摘要】
1.一种非易失性存储器装置的制造方法，其特征在于，包括：
形成多个隔离结构于一基板中，其中所述多个隔离结构突出于该基板的一顶表面，且形成一凹陷区于相邻的所述多个隔离结构之间；
顺应性地形成一导电层于所述多个隔离结构及该基板上；
顺应性地形成一牺牲层于该导电层上，其中位于该凹陷区中的该牺牲层定义出一凹部；
进行一第一化学机械研磨工艺，以部分地移除该牺牲层，且暴露出位于所述多个隔离结构上方的该导电层；
进行一第二化学机械研磨工艺，以部分地移除暴露的该导电层，且暴露出所述多个隔离结构的顶表面；以及
进行一第三化学机械研磨工艺，以完全移除该牺牲层，其中在第三化学机械研磨工艺之后，该导电层的一顶表面齐平于所述多个隔离结构的顶表面。


2.如权利要求1所述的非易失性存储器装置的制造方法，其特征在于，该第一化学机械研磨工艺对该导电层与该牺牲层具有一第一研磨选择性，该第二化学机械研磨工艺对该导电层与该牺牲层具有一第二研磨选择性，且该第一研磨选择性不同于该第二研磨选择性。


3.如权利要求1所述的非易失性存储器装置的制造方法，其特征在于，该第二化学机械研磨工艺对该导电层与该牺牲层具有一第二研磨选择性，该第三化学机械研磨工艺对该导电层与该牺牲层具有一第三研磨选择性，且该第二研磨选择性不同于该第三研磨选择性。


4.如权利要求1所述的非易失性存储器装置的制造方法，其特征在于，在该第三化学机械研磨工艺中，该导电层的研磨速率对该牺牲层的研磨速率的比率为1.0-1.1。


5.如权利要求1所述的非易失性存...

【专利技术属性】
技术研发人员：陈义中，赖政荏，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71