封装结构及半导体器件制造技术

本公开提供一种封装结构及半导体器件，涉及半导体封装技术领域。该封装结构包括芯片组、导电膜层、引线和封装层，其中：芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各芯片单元至少一端形成有凹槽；导电膜层，随形贴合于凹槽表面；引线，一端连接于导电膜层，另一端延伸至芯片单元外侧；封装层，至少设于各芯片单元之间，用于将各芯片固定连接。本公开的封装结构可减小封装结构的尺寸，提高存储容量。

Packaging structure and semiconductor devices

【技术实现步骤摘要】
封装结构及半导体器件
本公开涉及半导体封装
，具体而言，涉及一种封装结构及半导体器件。
技术介绍
随着半导体技术的发展，半导体器件的尺寸越来越小，对于半导体器件容量要求也越来越高，因而制备高容量、小尺寸的半导体组件成为近年来研究的重点。由于将半导体组件直接暴露于外界环境容易造成其结构损坏，因而对于半导体组件的封装十分重要。为了提高封装结构中的半导体组件的容量，通常需要将多个芯片单元叠加在一起，并通过导线将芯片单元与外部电路相连接。但是，由于导线在引出后需要弯折才能与外部电路连接，因而相邻两个芯片单元之间需要为导线弯折留下足够的空间，进而使得封装结构厚度较大，不利于减小封装结构的尺寸。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于克服上述现有技术中的不足，提供一种封装结构及半导体器件，可减小封装结构的尺寸，提高存储容量。根据本公开的一个方面，提供一种封装结构，包括：芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；导电膜层，随形贴合于所述凹槽表面；引线，一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；封装层，至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。在本公开的一种示例性实施例中，所述引线包括凸点和导线，所述凸点与所述导电膜层接触连接，所述导线连接于所述凸点远离所述导电膜层的一侧，并延伸至所述芯片单元外侧。在本公开的一种示例性实施例中，所述凸点连接于所述凹槽的侧壁，所述导线沿所述芯片单元的延伸方向向外延伸。在本公开的一种示例性实施例中，所述凸点连接于所述凹槽的底部，所述导线在所述凹槽内弯折并沿所述芯片单元的延伸方向向外延伸。在本公开的一种示例性实施例中，所述导电膜层延伸至所述芯片单元的顶表面，并覆盖于所述芯片单元顶表面的焊垫上。在本公开的一种示例性实施例中，所述封装结构还包括：衬底，所述芯片组设于所述衬底上，所述封装层设于所述衬底与所述芯片组之间，用于将所述芯片组与所述衬底固定连接；所述衬底包括导电体，所述引线的另一端连接于所述导电体。在本公开的一种示例性实施例中，所述凹槽的宽度为10um～60um，所述凹槽的深度为30um～60um。在本公开的一种示例性实施例中，所述封装层的厚度为10um。根据本公开的一个方面，提供一种半导体器件，包括上述任意一项所述的封装结构。本公开的封装结构及半导体器件，一方面，可将多个芯片单元沿竖直方向叠层设置，有助于提高存储容量。并可通过封装层将相邻两个芯片单元固定连接，从而可将各芯片单元独立密封，避免信号干扰，还可避免各芯片单元被外界水汽或杂质污染或氧化。另一方面，可将引线与导电膜层连接，可通过导电膜层将芯片单元中的电信号传递至引线，进而通过引线将芯片单元与外部电路连接，实现信号传输。在此过程中，由于导电薄膜随形贴合于凹槽表面，因而导线与导电膜层相连接的一端也连接于凹槽内，其可在凹槽内实现弯折，因此，在相邻两个芯片单元之间无需留有弯折空间，进而可减小相邻两个芯片单元之间的封装层厚度，从而可减小封装结构的整体厚度，减小封装结构的尺寸。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1本相关技术中封装结构的示意图。图2本公开实施方式封装结构的示意图。图3为本公开实施方式覆盖导电膜层的芯片单元的示意图。图4为本公开实施方式第一种实施方式引线的示意图。图5为本公开实施方式第二种实施方式引线的示意图。图6为本公开实施方式第三种实施方式引线的示意图。图7为本公开实施方式封装结构的制备方法的流程图。图8为本公开实施方式基体的结构示意图。图9为本公开实施方式在基体上形成凹槽后的结构示意图。图10为本公开实施方式在去除焊垫远离凹槽一侧的导电膜层后的结构示意图。图11为本公开实施方式在基体解理形成芯片单元的结构示意图。图中：100、衬底；200、封装层；300、芯片单元；1、芯片单元；11、凹槽；12、焊垫；2、导电膜层；3、引线；31、凸点；32、导线；4、封装层；5、衬底；6、锡球。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本专利技术将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”、“第二”和“第三”仅作为标记使用，不是对其对象的数量限制。在相关技术中，如图1所示，常用封装结构主要包括衬底100，芯片单元300及封装层200，为了保证封装结构的容量，可将多个芯片单元300叠层设置于衬底100上，且相邻两个芯片单元300可通过封装层200封装。芯片单元300为了在不增加封装结构厚度的基础上提高封装结构的容量，通常采用将多个芯片错位叠片、交错打线的方式。然而，在芯片尺寸不变的情况下交错叠片使得芯片的横向尺寸变大，且芯片边缘区域下方无支撑，使得芯片均处于悬空状态，容易造成裂片。本公开实施方式提供了一种封装结构，如图2所示，该封装结构可以包括芯片组、导电膜层、引线3及封装层，其中：芯片组可包括沿垂直方向叠层设置的多个芯片单元，且各芯片单元可至少一端形成有凹槽；导电膜层可随形贴合于凹槽表面；引线3一端可连接于导电膜层，另一端可延伸至芯片单元外侧；封装层可至少设于各芯片单元之间，可用于将各芯片单元固定连接。本公开的封装结构，一方面，可将多个芯片单元沿竖直方向叠层设置，有助于提高存储容量。并可通过封装层本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：/n芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；/n导电膜层，随形贴合于所述凹槽表面；/n引线，一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；/n封装层，至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。/n

【技术特征摘要】
1.一种封装结构，其特征在于，包括：
芯片组，包括沿垂直方向叠层设置的多个芯片单元，且各所述芯片单元至少一端形成有凹槽；
导电膜层，随形贴合于所述凹槽表面；
引线，一端连接于所述导电膜层，另一端延伸至所述芯片单元外侧；
封装层，至少设于各所述芯片单元之间，用于将各所述芯片单元固定连接。


2.根据权利要求1所述的封装结构，其特征在于，所述引线包括凸点和导线，所述凸点与所述导电膜层接触连接，所述导线连接于所述凸点远离所述导电膜层的一侧，并延伸至所述芯片单元外侧。


3.根据权利要求2所述的封装结构，其特征在于，所述凸点连接于所述凹槽的侧壁，所述导线沿所述芯片单元的延伸方向向外延伸。


4.根据权利要求2所述的封装结构，其特征在于，所述凸点连接于所述凹槽的底部，所述导线在所述凹槽内弯折并沿所...

【专利技术属性】
技术研发人员：张志伟，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34