制造半导体器件的方法技术

本发明专利技术公开了一种半导体器件及其制造方法。在一些实施例中，一种制造半导体器件的方法包括：提供具有凹槽和衬垫凹槽的介电层的工件；在凹槽内形成导电结构，其中，导电结构部分地填充凹槽；以及使介电层凹进，其中，在凹进之后，凹进的介电层的顶面设置在凹槽内部。

Methods of manufacturing semiconductor devices

【技术实现步骤摘要】
制造半导体器件的方法本申请是于2014年8月12日提交的申请号为201410393518.6，名称为“制造半导体器件的方法”的分案申请。
本专利技术总体涉及半导体领域，更具体地，涉及晶体管及其制造。
技术介绍
半导体器件用于多种电子应用中，作为实例，诸如个人计算机、手机、数码相机、以及其他电子装置。半导体器件通常通过以下步骤制造：在半导体衬底上方顺序地沉积绝缘或介电层、导电层和半导体材料层，以及使用光刻图案化各个材料层，以在其上形成电路组件和元件。晶体管是常用于半导体器件中的元件。例如，在单个集成电路(IC)上可以存在大量晶体管(例如，几百、几千或几百万个晶体管)。作为实例，在半导体器件制造中使用的普通类型晶体管是金属氧化物半导体场效应晶体管(MOSFET)。平面晶体管(例如，平面MOSFET)通常包括设置在衬底中的沟道区上方的栅极电介质、以及在栅极电介质上方形成的栅电极。在沟道区的两侧上分别形成晶体管的源极区和漏极区。多栅极场效应晶体管(MuGFET)是半导体技术中的最新发展。一种类型的MuGFET被称为FinFET，FinFET是包括从集成电路的半导体表面垂直突起的鳍形半导体材料的晶体管结构。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，该方法包括：提供具有凹槽和衬垫凹槽的介电层的工件；在凹槽内形成导电结构，其中，导电结构部分地填充凹槽；以及使介电层凹进，其中，在凹进之后，凹进的介电层的顶面设置在凹槽内部。优选地，该方法还包括：用绝缘层填充凹槽，其中，绝缘层覆盖凹进的介电层的顶面和在凹槽内形成的导电结构的顶面。优选地，凹进的介电层的顶面与在凹槽内形成的导电结构的顶面基本共面。优选地，导电结构包括栅电极。优选地，介电层包括介电常数大于或基本等于约5的介电材料。优选地，介电层还设置在工件的顶面上方，并且使介电层凹进包括去除设置在工件的顶面上方的介电层。优选地，工件包括绝缘材料。优选地，使介电层凹进包括蚀刻工艺，蚀刻工艺包括氯、三氯化硼以及氧的蚀刻化学物质。优选地，半导体器件包括FinFET。根据本专利技术的另一方面，提供了一种制造半导体器件的方法，该方法包括：提供具有在其中形成的源极区和漏极区的衬底；在衬底上方形成第一绝缘层；去除设置在源极区和漏极区之间的第一绝缘层，以暴露衬底的一部分；形成衬垫第一绝缘层的顶面和侧壁并且衬垫衬底的暴露部分的介电层；在第一绝缘层的相对侧壁之间并且在衬垫衬底的暴露部分的介电层上方形成栅电极，其中，栅电极的顶面设置在低于第一绝缘层的顶面的水平面处；以及使介电层凹进，其中，在凹进之后，凹进的介电层衬垫第一绝缘层的侧壁的下部和衬底的暴露部分。优选地，凹进的介电层的顶面与栅电极的顶面基本共面。优选地，该方法还包括：在栅电极上方并且在凹进的介电层上方形成第二绝缘层，其中，第二绝缘层覆盖凹进的介电层的顶面和栅电极的顶面。优选地，栅电极包括导电衬垫层和导电层，并且在第一绝缘层的相对侧壁之间并且在衬垫衬底的暴露部分的介电层上方形成栅电极包括：在介电层上方形成导电衬垫层；在导电衬垫层上方形成导电层；平坦化导电层和导电衬垫层，其中，平坦化的导电层的顶面和平坦化的导电衬垫层的顶面与衬垫第一绝缘层的顶面的介电层的顶面基本共面；以及使平坦化的导电层的顶面和平坦化的导电衬垫层的顶面凹进至低于第一绝缘层的顶面的水平面处。优选地，使平坦化的导电层的顶面和平坦化的导电衬垫层的顶面凹进包括：在使平坦化的导电衬垫的顶面凹进之后，使平坦化的导电层的顶面凹进，或者反之亦然。优选地，衬底包括第一鳍和邻近第一鳍的第二鳍，并且源极区形成在第一鳍中，而漏极区形成在第二鳍中。根据本专利技术的又一方面，提供了一种去除高k介电材料的方法，该方法包括：提供包括高k介电材料的工件；提供射频偏置功率；以及通过蚀刻工艺去除高k介电材料，蚀刻工艺包括氯、三氯化硼以及氧的蚀刻化学物质。优选地，氯的流率介于约10标准立方厘米每分钟至约50标准立方厘米每分钟的范围内。优选地，三氯化硼的流率介于约100标准立方厘米每分钟至约800标准立方厘米每分钟的范围内。优选地，氧的流率介于约1标准立方厘米每分钟至约10标准立方厘米每分钟的范围内。优选地，该方法还包括：提供介于约2毫托至约10毫托的范围内的压力。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本公开的多个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了论述清楚起见，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了根据一些实施例的半导体器件的截面图。图2A和图2B示出了根据一些实施例的包括鳍的半导体器件的截面图。图3示出了根据一些实施例制造半导体器件的方法。图4A至图4I示出了根据一些实施例的示出图3中所示的方法的工艺流程。图5示出了根据一些实施例去除高k介电材料的方法。图6示出了根据一些实施例制造半导体器件的方法。图7A至图7I示出了根据一些实施例的示出图6中所示的方法的工艺流程。具体实施方式以下公开提供用于实现所提供主题的不同特征的多个不同实施例或实例。下面描述了组件和布置的特定实例，以简化本公开。当然，这些仅是实例，并不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括在第一部件和第二部件上方可以形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。另外，本公开可以在多个实例中重复参考数字和/或字母。该重复用于简单和清楚的目的，并且其本身不指示所论述的多种实施例和/或结构之间的关系。而且，为了便于描述，在此可以使用诸如“之下”、“下面”、“下部”、“之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位之外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位)，并且在此使用的空间相对描述符可以同样地作出相应的解释。图1A示出了根据一些实施例的半导体器件100的截面图。半导体器件100可以是处于制造的中间阶段的器件。作为一个实例，半导体器件100可以是处于制造的中间阶段的平面晶体管。半导体器件100(例如，平面晶体管)可以包括具有凹槽104的工件102。在图中仅示出两个凹槽104；然而，根据一些实施例，工件102可以包括仅一个凹槽或者两个以上凹槽(例如，三个、四个、五个或更多凹槽)。工件102可以包括衬底102-1和设置在衬底102-1上方的第一绝缘层102-2。工件102具有顶面102a，顶面102a可以包括或者可以是第一绝缘层102-2的顶面，如图1A中所示。凹槽104可以形成在工件102的第一绝缘层102-2中，如图1A的实例中所示。凹槽本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：/n提供具有凹槽和衬垫所述凹槽的介电层的工件，所述介电层具有衬垫所述凹槽的第一部分和衬垫所述工件的顶面的第二部分；/n在所述凹槽内形成作为栅电极的导电结构，其中，所述导电结构填充所述凹槽并且设置在所述第二部分上方；/n对所述导电结构执行平坦化工艺，其中，平坦化的所述导电结构的顶面与所述第二部分的顶面共面以暴露所述第二部分；/n使平坦化的所述导电结构凹进以暴露位于所述凹槽上部的所述第一部分，其中，凹进的所述导电结构部分地填充所述凹槽；以及/n在凹进所述导电结构之后，使所述介电层凹进以去除所述介电层的所述第二部分和暴露的所述介电层的所述第一部分，其中，在凹进所述介电层之后，凹进的所述介电层的顶面设置在所述凹槽内部；/n用绝缘层填充所述凹槽；/n对所述绝缘层的顶面执行清洗工艺，其中，通过所述绝缘层使凹进的所述介电层和凹进的所述导电结构不与所述清洗工艺的清洗剂接触。/n

【技术特征摘要】
20140530 US 14/292,0481.一种制造半导体器件的方法，所述方法包括：
提供具有凹槽和衬垫所述凹槽的介电层的工件，所述介电层具有衬垫所述凹槽的第一部分和衬垫所述工件的顶面的第二部分；
在所述凹槽内形成作为栅电极的导电结构，其中，所述导电结构填充所述凹槽并且设置在所述第二部分上方；
对所述导电结构执行平坦化工艺，其中，平坦化的所述导电结构的顶面与所述第二部分的顶面共面以暴露所述第二部分；
使平坦化的所述导电结构凹进以暴露位于所述凹槽上部的所述第一部分，其中，凹进的所述导电结构部分地填充所述凹槽；以及
在凹进所述导电结构之后，使所述介电层凹进以去除所述介电层的所述第二部分和暴露的所述介电层的所述第一部分，其中，在凹进所述介电层之后，凹进的所述介电层的顶面设置在所述凹槽内部；
用绝缘层填充所述凹槽；
对所述绝缘层的顶面执行清洗工艺，其中，通过所述绝缘层使凹进的所述介电层和凹进的所述导电结构不与所述清洗工艺的清洗剂接触。


2.根据权利要求1所述的制造半导体器件的方法，其中，所述绝缘层覆盖凹进的所述介电层的顶面和在所述凹槽内形成的所述导电结构的顶面。


3.根据权利要求1所述的制造半导体器件的方法，其中，凹进的所述介电层的顶面与在所述凹槽内形成的凹进的所述导电结构的顶面共面。


4.根据权利要求1所述的制造半导体器件的方法，其中，所述介电层包括介电常数大于或等于5的介电材料。


5.根据权利要求1所述的制造半导体器件的方法，其中，所述导电结构包括导电衬垫层和导电层，使平坦化的所述导电结构凹进：
使所述导电衬垫层凹进；以及
使所述导电层凹进以使所述导电衬垫层的顶面与所述导电层的顶面共面。


6.根据权利要求1所述的制造半导体器件的方法，其中，所述蚀刻工艺包括氯、三氯化硼以及氧的蚀刻化学物质。


7.根据权利要求1所述的制造半导体器件的方法，其中，所述半导体器件包括FinFET。


8.一种制造半导体器件的方法，所述方法包括：
提供具有在其中形成的源极区和漏极区的衬底；
在所述衬底上方形成第一绝缘层；
去除设置在所述源极区和所述漏极区之间的所述第一绝缘层，以暴露所述衬底的一部分；
形成衬垫所述第一绝缘层的顶面和侧壁并且衬垫所述衬底的暴露部分的介电层；
在所述第一绝缘层的相对侧壁之间、所述第一绝缘层的顶面上方并且在衬垫所述衬底的暴露部分的所述介电层上方形成栅电极；
对所述栅电极执行平坦化工艺，使平坦化的所述栅电极凹进以暴露衬垫所述...

【专利技术属性】
技术研发人员：林毓超，张铭庆，陈昭成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71