【技术实现步骤摘要】
一种接触凹槽形成方法及半导体
本申请实施例涉及但不限于半导体制造领域，尤其涉及一种接触凹槽形成方法及半导体。
技术介绍
在三维与非(3DNAND)存储器的制造工艺中，由于三维存储器中不同区域的接触点通孔底部材质不同，且实际工艺中对不同接触点的通孔底部接触凹槽的刻蚀深度要求也是不同的，因此，对不同接触点的通孔底部接触凹槽的刻蚀控制成为了一个难点。在3DNAND工艺中，相关技术采用对不同的接触点通孔分别进行光刻以及刻蚀，然后一起填充，一步化学机械研磨(ChemicalMechanicalPolish，CMP)的方式来降低成本。尽管如此，对不同区域的接触点通孔分别进行光刻及刻蚀需要的成本仍旧很高。此外，随着堆叠层数的增加，接触点通孔的刻蚀时间越来越长，对接触点通孔分别进行曝光刻蚀也会带来极大的耗时增加。
技术实现思路
有鉴于此，本申请实施例为提供一种接触凹槽形成方法及半导体。本申请实施例的技术方案是这样实现的：一方面，本申请提供了一种接触凹槽形成的方法，所述方法包括：提供一半成品的半导体...
【技术保护点】
1.一种接触凹槽形成的方法，其特征在于，所述方法包括：/n提供一半成品的半导体，所述半导体包括对应于不同区域的采用第一材料的第一结构、采用第二材料的第二结构，以及至少顶部采用所述第二材料的第三结构；/n通过同一第一刻蚀过程，利用所述第一材料与所述第二材料的不同刻蚀速率，对所述第一结构、所述第二结构和所述第三结构进行刻蚀，以形成特定深度的凹槽；/n其中，所述第一材料的刻蚀速率大于所述第二材料的刻蚀速率，使得采用所述第二材料的所述第三结构的顶部作为刻蚀阻挡层。/n
【技术特征摘要】
1.一种接触凹槽形成的方法，其特征在于，所述方法包括：
提供一半成品的半导体，所述半导体包括对应于不同区域的采用第一材料的第一结构、采用第二材料的第二结构，以及至少顶部采用所述第二材料的第三结构；
通过同一第一刻蚀过程，利用所述第一材料与所述第二材料的不同刻蚀速率，对所述第一结构、所述第二结构和所述第三结构进行刻蚀，以形成特定深度的凹槽；
其中，所述第一材料的刻蚀速率大于所述第二材料的刻蚀速率，使得采用所述第二材料的所述第三结构的顶部作为刻蚀阻挡层。
2.根据权利要求1所述的方法，其特征在于，所述第一材料为半导体材料，所述第二材料为导体材料。
3.根据权利要求1所述的方法，其特征在于，
所述第三结构包括采用所述第二材料的作为顶部的阻挡层以及采用第三材料的作为底部的接触层。
4.根据权利要求3所述的方法，其特征在于，所述第一材料和所述第三材料为半导体材料，所述第二材料为导体材料。
5.根据权利要求1所述的方法，其特征在于，
所述半导体为三维存储器，所述第一结构对应于所述三维存储器的外围区域，所述第二结构对应于所述三维存储器的阶梯区域，所述第三结构对应于所述三维存储器的存储区域。
6.根据权利要求4所述的方法，其特征在于，所述第一结构为三维存储器的外围电路，所述第二结构为三维存储器的阶梯结构，所述第三结构为三维存储器的沟道通孔；对应地，所述提供一半成品的半导体包括：
提供一半导体衬底；
在所述衬底的第一区域上形成外围电路，所述外围电路包括由第一半导体材料形成的接触层；
在所述衬底的第二区域上形成叠层结构，所述叠层结构包括交替叠置的导体层和电介质层，所述导体层由导体材料形成；
在所述叠层结构的至少一个横向面上形成阶梯结构，所述阶梯结构中每一所述导体层均作为对应阶梯层的接触层；
在所述叠层结构内形成沟道通孔，所述沟道通孔内包括由第二半导体材料填充的沟道；
在沟道顶部采用所述第二半导体材料形成插塞结构，所述插塞结构为所述沟道通孔的接触层；
在所述插塞结构之上采用所述导体材料形成阻挡层。
7.根据权利要求6所述的方法，其特征在于，所述半导体还包括在衬底上形成的覆盖所述...
【专利技术属性】
技术研发人员：黄攀，徐伟，周文斌，夏季，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。